Verilog大括号组合赋值