Abstract
Along with swift development in electronic technology, there comes an urgent need for high-power system which generates supply voltage for portable electronic products. LDO linear voltage regulator is widely used in Lithium battery charging and low voltage digital supply circuits, for its advantages of simple construction, small area, low noise and high inhibition of ripple, etc. Better system stability and faster load transient response are required to meet the needs of power market development. This thesis will provide a dual-loop LDO with low voltage, low power dissipation and fast transient performance.
This thesis will firstly provide a brief review on a recently research in power management ICs and introduce some basic knowledge and basic indicators of LDO. Then the key points of LDO design and various trade-offs will be expounded, critical skills and improvements also discussed in allusion to the parameter design. Among those, certain issues will be emphasized, including the influence of dual-loop structure on system stability, the accelerating of transient response by positive feedback, improvements of circuit’s load capacity by back gate control and improvements of lowest dropout voltage, etc. Then two schemes to improve the band gap circuit will be proposed, in which an effective way to restrain the influence of reference voltage induced by current mismatch and an implement of second order exponential compensation are involved. Finally, the whole circuit construction has been proposed, and some main circuits will have also been designed out. The results of simulations and analysis have been shown in detail.
This LDO is designed on the basis of 0.6 μm BICMOS process, and its performance has been verified by Hspice simulation. The minimal dropout voltage is 223 mV, maximum output current is 320 mA and the quiescent current is 25 μA. Properties as liner regulation of 0.14% and load regulation of 0.45% are achieved. The overall simulation results shows that better performance of LDO have been realized fully.
Keywords: Power management Low Dropout Voltage Linear Regulators
Line Regulation Load Regulation
II
独 创 性 声 明
本人声明所呈交的学位论文是我个人在导师的指导下进行的研究工作及取得的研究成果。尽我所知，除文中已标明引用的内容外，本论文不包含任何其他人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。
学位论文作者签名：
年 月 日
学位论文版权使用授权书
本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。
保 密□，在______年解密后适用本授权书。
本论文属于
不保密□。
（请在以上方框内打“√”）
学位论文作者签名： 指导教师签名：
年 月 日 年 月 日
1 绪 论
随着便携电子产品应用和市场的飞速发展，各种电子设备的体积显著减小，迫切需要为其提供能量的电源具有小体积（高功率密度）、高可靠、高效率的特点，而且能够输出低电压大电流。所以，传统的电源变换器的任务也就日趋繁重。因此，世界各国大力研制新型电源，这是节约能源的重大举措。基于此本章首先介绍几种直流电源变换器各自的优缺点，以及LDO稳压器的发展现状，进而引出本文研究LDO线性稳压器的意义；然后介绍LDO稳压器的关键技术指标，并给出本设计的预计指标；最后介绍本文的主要结构和内容。
1.1 LDO线性稳压器的研究意义
当今，便携电子产品己普及到工作与生活的各个方面，其性能价格比愈来愈高，功能愈来愈强，供电的电源电路的性能直接影响电子产品整机性能。由此对电源变换器提出高集成度、高性价比、最简外围电路、最佳性能指标、能构成高效率电源等要求。而且随着电子技术的飞速发展，电源技术也得到了很大的发展，它从过去的不太复杂的电子电路变为今日的具有较强功能的功能模块。电源技术正从过去依附其他电子设备的状态，逐渐演变成为一个独立学科分支[1]。下面让我们先来看直流电源变换器的分类。 1.1.1 直流电源变换器的分类
便携式电子产品基本上都是电池或USB端口供电，所以直流到直流的电源变换器是应用最广的。所以这里就先重点比较一下便携式电子产品中常用的三种DC-DC电源管理模式。
首先，LDO稳压器适用于降压变换，从基本原理来说, LDO根据负载电阻的变化情况来调节自身的输出电阻，从而保证稳压输出端的电压不变。在小型应用时只要求一个输入和输出旁路电容即可。由于采用线性调节原理，LDO输出噪声和纹波很小，
1
很适合锂电池充电、声频放大器和RF电路供电。其转换效率可以简单地看作输出与输入电压之比，适合于输入输出电压差较小的场合。
其次，电荷泵式电压变换器是一种利用泵电容(而非电感或变压器)来储能的DC-DC变换器，它们能使输入电压升高或降低，也可以用于产生负电压。由于电路是开关工作的，电荷泵结构也会产生一定的输出纹波和电磁干扰。电荷泵最大输出电流一般小于约300 mA，效率最高在80％左右。电荷泵可以采用无引脚的QFN封装，而且只需外接陶瓷电容，从而有助于节省电路板面积，为要求效率高于LDO器件、而空间不够或成本预算不足的应用提供了一种解决方案。
最后，电感型开关式DC-DC 变换器利用电感储能，不论是升压（Boost）、降压（Bulk）还是两者同时进行（SEPIC），都可以实现最高的电源转换效率。与线性或电荷泵式器件相比要求更大的电路板面积，能提供大的负载电流。先进封装技术也使得开关晶体管能集成到器件中，减少了外围器件，使用时只需外接一个电感和必要的输入、输出电容，可以使整个方案的体积进一步减小。
由于这些电源变换器各有其应用特点，设计时需要折衷考虑各种因素，根据侧重点不同，选用最合适的电源变换方式，以实现便携式产品中的高效电源变换。而且现如今为了满足日益复杂的电子产品电源需求，实现更高效的电源变换，也会将LDO变换器级联在DC-DC变换器之后，充分利用其稳定度高、可靠性好、成本较低等优点在产品中提供多路电源输出，极大地延长电池的使用寿命[2]。 1.1.2 LDO稳压器的发展现状
目前，LDO稳压器技术在国外经过多年的发展，技术已经相当成熟了。而在国内LDO稳压器技术与国外相比仍存在较大的差距，主要表现在设计和制造，产品性能以及产品的应用水平等几个方面[3]。
1、国外现状
国外LDO 标准产品设计大都采用先进CMOS等技术。解决了双极工艺压差和功耗大的问题，同时对PMOS和NMOS技术进行了大量的研究, 在保持比双极和BiCMOS工艺更低功耗的前提下，大幅度地降低了Dropout电压；比如Dropout电压在降至500
2
mV以下时，仍可达到几安培的输出负载电流，使LDO产品真正进入低压差时代。
而且国外先进的LDO产品具有优异的性能。在超小功率范围，例如TI公司的TPS77001等，采用PMOS工艺制作，具有1.2~3.3 V多个固定和可调输出，Dropout电压仅为35 mV/50 mA，而静态电流在50 mA输出时只有17 μA；在中小功率范围，Dropout电压在500 mV以下, 输出电流从毫安级到几安培的产品已经很普遍了。
同时，国外产品很多都具有优良的综合性能。例如，ADI 的ADP3338和ADP3339两种Any CAP系列低压差电压调节器。该产品可能是体积最小、精度、智能化程度、效率、性/价比最高的一类功率管理芯片，无论采用何种类型的输出电容，都能表现出良好的稳定性。而且两款芯片还在不同的输出电压、噪声抑制、电流限制和过热保护等方面进行了改进。
先进的生产技术赋予产品优良的性能，而优良的性能又使国外生产的LDO产品应用范围和适用范围十分广泛。例如，在便携式的电子产品领域，手持式计算机、移动通讯装置、视频或音频产品、照相机、医疗仪器及测试仪器等都越来越多地使用LDO。前面提到的ADP3338和ADP3339，不仅可用于电缆盒、音频/娱乐系统，还可用于嵌入式DSP和带微控制器系统的电源、无线基站、USB、集线器、外部DSL线缆调制解调器、路由器等领域。
国外LDO产品种类繁多，各种产品适用不同的对象，可谓琳琅满目。仅TI公司一家，目前LDO电压调节器的产品种类就超过了三百多种。
2、国内现状
与之相应的，在国内LDO线性稳压芯片基本还没有什么发展，很多公司或科研部门只是致力于开关集成稳压器，仅有为数不多的几个单位在开发研究，而且产品品种少，产量不大，且大多数水平较低。所以，可以说在国内LDO线性稳压器无论在研究还是产品方面，基本上是空白。
在这样的背景下，深入研究LDO稳压器是非常有必要的，而且也是十分迫切的。因此，正是基于这样的条件下，本文设计研究一款低压、低功耗、动态频率补偿的LDO线性稳压器，也就成为满足电子产品快速发展，节省能源的重要举措。这正是本课题的研究目的和意义所在。
3
1.2 LDO的关键技术指标
1.2.1 电压差（Dropout Voltage，Vdropout）
在LDO电路中，当输入电压逐渐逼近输出电压，使输出在一定范围内不变的最小输入电压，与输出电压的差值即最小电压差为Dropout电压[4, 5]。图1-1给出了一个LDO稳压器的典型应用电路。在下降区，PMOS管仅仅相当于一个电阻，Dropout电压与导通电阻（Ron）密切相关，即：
Vdropout=IoRon （1-1）
Ii+INLDOViVoGNDCoVdropout_OUTIo+ESR_
图1-1 LDO稳压器典型应用电路
在图1-2中所示的LDO稳压器的输入输出特性中，VIN =1.8 V时，VOUT输出1.5 V；随着输入电压继续下降，输出无法保持，LDO失去调整功能，此时对应Vdropout =0.3 V。在实际设计LDO电路时，为了达到更高的转换效率，常常希望电压差尽可能小。
Dropout region1.5Output Voltage VO[V]Off regionDropout VoltageInput Voltage VI[V]图1-2 LDO的输入输出特性
1.83.3
4
1.2.2 静态电流（Quiescent Current，Iq）
Ii+INLDOVdropout_OUTIoESR+ViGNDIqVoCo_
图1-3 LDO稳压器的静电流
静态电流，又叫接地电流，是指稳压器正常工作时内部消耗的电流，等于电源输入电流和输出负载电流的差值[6]。低的静态电流对于提高稳压器的效率，延长电池寿命是必须的。由图1-3可知，静态电流可以定义为：
Iq=IIN−IOUT （1-2）
静态电流由偏置电流（例如带隙参考、采样电阻、以及误差放大电流）和对输出功率没有影响的一系列导通元件的栅驱动电流组成。静态电流的大小主要取决于导通元件，拓扑结构，环境温度等。
对于双极型晶体管，静态电流随着输出电流的增大而成比例的增大，这是因为导通元件是电流控制器件。此外，在下降区静态电流会由于双极型晶体管发射极和基极之间存在额外的寄生电流隧道而增加，这是基极电压低于输出电压造成的。对于MOS晶体管，由于它是电压控制器件，静电流有一个与负载电流相关的近乎恒定的值。MOS晶体管中唯一对静电流有贡献的是来自带隙、取样电阻和误差放大器的偏置电流。在实际应用中功率消耗过大或者需要比输出电流小的偏置电流的地方，由MOS晶体管构成的LDO稳压器是基础。在实际应用中，评定功耗时，小偏置电流是相对于输出电流而言的，因此LDO采用MOS管是必然趋势。 1.2.3 负载调整率（Load Regulation Error，SI）
负载调整率表征了稳压器输出负载大小变化对输出电压的影响程度。定义为在输
5
入电压不变的情况下，负载变化引起的输出电压的改变[7]（即，ΔVO/ΔIO），对输出电压的比值，即：
SI=
ΔVO
×100％ （1-3） ΔIOVO
这里ΔVO是输出负载变化引起的输出电压变化量；ΔIO是负载的变化量。
M1+Vp++R2VO±ΔVO--图1-4 计算负载调整率和线性调整率的示意图
通过对图1-4的简单分析，可得出：
ΔVO1
=
gm1gEΔIO
⎛R1+R2
⎜⎜R
1⎝
⎞
⎟⎟ （1-4） ⎠
其中，gm1代表PMOS调整管（图中为M1管）的增益跨导，gE代表误差放大器的增益跨导。从（1-4）可以看出，gm1及gE值越大，则负载变化引起的输出电压的变化越小，输出电压越稳定，也就是说稳压器的负载调整性能越好。 1.2.4 线性调整率（Line Regulation Error，SV）
线性调整率表征了稳压器输入电压大小变化对输出电压的影响程度。定义为负载，对输出电压的不变的情况下，输入电压变化引起的输出电压的变化（即，ΔVO/ΔVI）比值，即：
SV=
ΔVO
×100％ （1-5） ΔVIVO
6
-VREFVIgERLR1
这里ΔVO是输入电压变化引起的输出电压变化，ΔVI是输入电压的变化量。 通过对图1-4的简单分析，可得出：
ΔVO1
≈
ΔVI(Rds+RL)gm1gE
⎛R1+R2⎜⎜R
1⎝
⎞
⎟⎟ （1-6） ⎠
其中，Rds代表调整管的漏源导通电阻。从（1-6）可以看出，gm1及gE值越大，则输入电压变化引起的输出电压的变化越小，输出电压越稳定，即稳压器的线性调整性能越好。
1.2.5 输出噪声电压（Output Noise Voltage/Density）
输出噪声电压是在恒定的输出电流和任意纹波的输入电压条件下，在给定的频率范围（10 Hz到100 kHz）内的输出噪声均方根（RMS）[8]。噪声仅仅被LDO稳压器放大并成为输出噪声电压。
大部分输出噪声都是由内部电压参考引起。输出电压噪声典型值的范围为100~500 µV。能够通过外接一个旁路电容来降低输出噪声。旁路电容与内部电阻一起构成一个低通滤波器进一步减小噪声。 1.2.6 精度（Accuracy）
稳压器的精度总的反映线性调整、负载调整、温度漂移和输出电压的瞬态变化量等，是输出电压总的变化。具体的包括线性调整量（ΔVLR）、负载调整量（ΔVLDR）、、误差放大电压漂移（ΔVo,a）、外部采样电阻允许的误差（ΔVo,r）基准电压漂移（ΔVo,ref）和温度系数（ΔVTC）等因素的影响，定义为：
Accuracy≈
2
ΔVLR+ΔVLDR+ΔVo2,ref+ΔVo2,a+ΔVo2,r+ΔVTC
Vo
×100% （1-7）
校准后的电源输出电压的变化主要是由于恒定电压参考源的温度变化和差分放大器特性的温度变化，以及取样电阻的误差[9]。
综上所述为衡量LDO稳压器的性能好坏的主要标准。同时，所设计的LDO稳压器主要应用于MP3、PDAs和其它便携产品等，所以要适用一节、两节甚至三节电池，
7
以及USB供电等。正是基于此，本设计预计的性能参数有：输入电压范围1.8~7 V；最大负载电流320 mA；在负载电流300 mA时最小Dropout电压要小于300 mV；负载调整率为0.6 %；线性调整率为0.6 %；精度小于± 3 %；静态电流典型值40 μA等。不过我们知道模拟电路的设计常常需要很多折衷考虑，以上的各种参数存在许多折
衷，我们将在后面的章节具体讨论各参数之间的折衷关系，并提出解决、改进的方法。
1.3 论文结构和主要内容
本文，第一章首先介绍直流电源变换器的分类，对比三种常用的DC-DC变换器各自的优缺点，讲述本文研究LDO线性稳压器的发展现状及研究意义。然后讲述LDO稳压器的关键技术指标，并得到本设计的参数指标，方便本文后续章节的讨论。
第二章在典型LDO系统的工作原理基础上，分析讨论LDO线性稳压器系统设计时各种折衷考虑，包括参数指标之间的折衷关系和子电路设计中的折衷考虑。
第三章，结合第二章所讲参数指标之间的各种折衷考虑，重点提出三种系统性能改进的方法和实现。主要包括双环路动态补偿方法对系统稳定性和动态性能的改进；引入正反馈对动态响应速度的改进；LDO调整管的背栅控制对电路负载能力、最小Dropout电压等的改进等。
第四章基于参考基准对LDO系统性能的重要性，介绍带隙基准电路的设计。主要包括：新颖的带隙核心电路有效抑制电流失配对基准的影响，指数电流实现二阶温度补偿等。
第五章稳压器电路的设计实现。主要包括调整管、误差放大器，前馈放大器、背栅控制、带隙基准源和短路电流限制等模块。
第六章，对稳压器整体进行全局仿真及分析。 第七章是结论，对全文进行总结和展望。
8
2 LDO线性稳压器的设计考虑
设计一个满足要求的、合适的LDO线性稳压器需要综合考虑其系统级参数的各种折衷关系。我们希望设计的LDO具有最大的负载能力、良好的稳定性、和良好的瞬态响应性能（包括最小的输出电压响应变化量，阶跃响应时间和调整时间等）等，但是实际设计中这些性能又受LDO本身的拓扑结构和工作环境等影响，需要折衷考虑，仔细设计。本章就将先介绍一个典型LDO稳压器的基本原理，再在此基础之上讨论LDO系统设计时各种折衷关系，包括电路关键子模块的设计考虑。
2.1 工作原理
LDO稳压器的典型电路结构如图2-1所示，主要由调整元件（Pass Element）、参考基准电路（Reference）、误差放大器（Error Opamp）及采样电阻网络（Sampling Network）等组成[10]。
VIPass ElementVOVPError OpampReferenceSampling Network图2-1 LDO稳压器典型电路结构图
我们首先假设调整元件为PMOS管，LDO的工作原理是：电路上电后，启动电路使电路尽快上电启动，误差放大器的同相端输入采样电阻R1及R2对输出电压VO采样电压VP，即VP = VO×R1/(R1+ R2)；反向端输入参考基准电路的输出电压VREF，输
9
+-
出调整LDO的调整元件，改变其导通电阻，最终实现稳定输出。我们知道运算放大器工作在大信号状态下，其两个输入端是可以视为虚短的，即误差信号（VERR = VP –
VREF）应趋近于零，由此我们推断VP = VREF，则LDO稳定输出电压VO为：
⎛R2⎞
VO=VREF⎜⎜1+R⎟⎟ （2-1）
1⎠⎝
上式成立的前提是VI足够高，使LDO正常工作，尤其是调整管必须工作在饱和放大区。工作时，上述环路构成电压-并联负反馈（也叫电压-电压负反馈）。通过负反馈将饱和调整管的输出电阻减小（1+AV，Closed）倍，实现线性调整输出电压的目的。
2.2 LDO电路交流（AC）分析
2.2.1 频率响应
分析LDO电路的频率响应是研究其系统稳定性的一个非常好的方法。图2-2所示为LDO系统的交流（AC）小信号模型[11]。其中调整元件我们采用最典型的PMOS管。
G+Vgs_Series Pass ElementVgsgpRdsSDZO+gpR2A+RESRVIgaRparCparVREFLDOR1VOCbCOIL__
图2-2 LDO小信号模型
10
为了便于分析系统的环路稳定性，我们在图2-2中所示反馈回路的A点断开环路，然后分析系统环路的传输函数，即VFB和VREF之间传输函数为：
AV,closed
gaRparVFBR1
==×(gpZO)× （2-2） VREF1+sRparCparR1+R2
这里我们设误差放大器为一阶模型，即只考虑其输出主极点对系统稳定性的影响。Rpar和Cpar分别是误差放大器和调整管连接点的对地等效电阻和电容。ga和gp分别是误差放大器和调整元件的等效跨导。ZO是输出端VO的等效阻抗，其表达式为：
Zo≈
Rds(1+SRESRCo) （2-3）
[1+S(Rds+RESR)Co]×[1+S(RdsRESR)Cb]其中，Co是LDO的输出端外接的大电容；其串联等效电阻为RESR；旁路电容
Cb，我们通常认为Cb< 结合式（2-2）和（2-3）我们可以知道影响LDO系统稳定性的主要零极点分布，总结如下： −1−IL ≈ （2-4） 2πRdsCO2πVACO −1 Pb≈ （2-5） 2πRESRCbPO≈ Pa≈ −1 （2-6） 2πRparCpar ZESR≈ −1 （2-7） 2πRESRCO 其中，Rds≈VA/IL，VA=1/λ，λ为PMOS管的沟道调制因子。主极点PO由输出电容 CO和负载电阻RL的并联构成；极点Pa由Rpar和Cpar并联构成，它处于LDO系统的内部；极点Pb由旁路电容Cb和CO的等效寄生电阻RESR并联构成；零点ZESR由ESR电阻和CO串联构成。我们粗略的在图2-3中画上述零极点的波特（Bode）图，以方便后续章节的分析。 11 Gain [dB]POZESRPaPbLOG scale图2-3 LDO频率响应的简要波特图 2.2.2 频率响应的设计考虑 1) 输出电容CO的ESR选择 结合自动控制理论的相关知识，我们知道系统主要的零极点在波特图中的位置分布，可以帮助我们分析系统的稳定性，其主要的依据就是系统稳定，其相位裕度应达到60°以上，对此接下来的分析也采用该方法来讨论LDO系统的稳定性。 在粗略的画图2-3中所示的波特图时，我们假设四个主要的零极点都位于单位增益带宽（Unity Gain Frequency，UGF）之前。为了估算其相移，按照左半平面内，一个频率为ω0的单极点在其对应频率为0.1ω0处相位滞后0°，在ω0处滞后45°，在10ω0处滞后90°，零点与极点正好相反。这样，我们对图2-3所示波特图分析可以知道PO和Pa很可能在UGF处导致180°的相位滞后，零点可能补偿一个90°的相位超前，再加上Pb的相位滞后至少有45°，那么系统的相位裕度必然小于45°，系统不稳定。由此我们可以肯定的说Pb一定要位于单位增益带宽之后，同时零点补偿一定要在单位增益带宽之前。 在由式（2-5）和（2-7），我们知道Pb和ZESR都是和RESR相关的，在CO和Cb 一定的情况下，RESR的就必须精确考虑其范围，即需要选择合适的输出电容模型以使系统稳定。图2-4中给出三种不同的ESR对应的波特图，分析其对系统相位裕度的影响。 图2-4所示三个图中，（a）图因为ESR的值比较适中，补偿的零点使系统具有超过60°的相位裕度，足够使系统稳定；（b）图因为ESR过大，使零点向低频移动的同时，也将Pb极点带入到UGF以内，导致系统的相位裕度不够，故无法稳定；而 12 （c）图因为ESR过小，补偿的零点不在UGF以内，还没达到UGF之前，相移已经超过180°，补偿没起作用，因此相位裕度也不够，系统仍然不能稳定。 AV0Gain [dB]POPaStable Region of ESRZESRUGFPbPhase [°]LOG scale-90-180Phase Margin >60° （a） AV0Gain [dB]POPaZESRStable Region of ESRUGFPbPhase [°]LOG scale-90-180Phase Margin <20° （b） AV0POPaGain [dB]Stable Region of ESRUGFZESRPhase [°]PbLOG scale-90-180Phase Margin <10° （c） 图2-4 输出电容具有不同ESR时，对系统稳定影响示意图 （a）具有合适的ESR；（b）较大的ESR；（c）较小的ESR 13 通常所有的LDO都会要求其输出电容的ESR在一定范围之内，以保证稳压器的稳定性。当选择LDO的输出电容时，钽电容通常是最好的选择，一方面其ESR的选择范围较广，并且一般都能满足稳定要求；另一方面其温度特性也比较好，当温度由 -40 ℃到125 ℃时，ESR的变化不会超过两倍。陶瓷电容虽然价格很低，但其ESR一般很难满足要求LDO稳定需求，而且其温度特性也很差，一定要选择时，可能还要额外串联电阻，增加ESR值，这样成本就变高了。而铝电解电容温度特性很差，不适合作LDO的输出电容[12]。 2) 负载对稳定性的影响 由式（2-4）我们知道LDO系统的输出极点是系统的主极点，该极点对应频率受输出电容的影响很大，但同时其也是负载电流的函数。为方便起见，重新列出该式为： Po≈ −IL−1 ≈ （2-8） 2πRdsCo2πVACo 式中IL就是负载电流，VA是厄利电压（Early Voltage）。由上式我们可以看到该极点会随着负载电流的变大，而向高频处移动。同时我们来考虑系统的直流增益，负载电流的大小主要影响调整管一级的增益，而调整管的本征增益又可以写成： AV,Intrinsic=gp×RO,Pass∝ 1IL （2-9） 即随着负载电流的增大，调整管本征增益是按照开方的关系减小的。由此，我们知道随着负载电流的增大，主极点向高频的移动速度是比直流增益下降的速度要快，这一过程将导致单位增益带宽的变大。在忽略其他极点频率微小改变的情况下，UGF的增大，必然会在环路增益降到零之前，使寄生极点导致更多的相移，减小系统的相位裕度，使系统变的不稳定。 3) 寄生极点的设计需求 前面我们分析了LDO系统的几个主要的零极点，然而在整个系统的环路当中还有一些需要关注的寄生极点，比如误差放大器输出连接调整管的节点导致的Pa极点，两级运放作误差放大器时级联处产生的极点等。这里我们主要说明Pa极点产生的影响。 14 经过前面的分析我们知道在单位增益带宽之前，极点数一定不能多余两个，那么这些寄生极点对应的频率就要设置在高频，一定要大于单位增益带宽，才可以保证系统的稳定性。参照式（2-6）所示，Pa极点主要是运放的输出阻抗和调整管的栅极输入电容决定。对LDO而言，一定的负载能力，就需要调整管的尺寸很大，这就不可避免的引入大电容到环路中。当我们希望Pa高于单位增益带宽时，只能通过减小误差放大器的输出阻抗来实现这个目的。而运算放大器的输出阻抗主要取决于运放输出级的拓扑结构和偏置电流，也一定程度上决定系统了系统的精度和瞬态响应，因此在设计时就要重点考虑这些折衷关系。 4) 最大的负载调整能力 负载调整能力很大程度上体现了LDO稳压器性能是否优良，为此我们除了用负载调整率这个参数描述它，还经常直接将负载变化ΔIL时，引起输出电压的变化量ΔVO直接比值，这个比值即体现了LDO系统的闭环输出阻抗，可以用下式来表示： RO,Closed RO−passΔVO （2-10） == ΔIL1+βAV 其中，RO-pass是调整管的导通电阻；β是反馈系数，由反馈网络决定；AV是系统的开环增益[13]。由上式我们可以看出LDO的调整能力主要由系统的开环增益决定。为了改善系统的调整能力，我们需要增大系统的开环增益，然而这却又受到系统的开环单位增益带宽的制约。最小单位增益带宽，一方面由系统设计时负载阶跃响应中响应时间参数决定；另一方面误差放大器内部寄生的极点也同样限制了其大小。这样，系统的负载调整性能就严格地受系统开环增益的限制了。 2.3 LDO电路瞬态（TRAN）分析 当负载最大范围阶跃变化时系统的瞬态响应是衡量LDO系统性能的又一重要指（noise margins）标。这主要是因为一般LDO的负载电路正常工作都会有一个噪声容限的要求[14]，这样当其发生阶跃变化时，LDO的输出电压变化范围一定要在此范围内，才能保证电路不会因为电源失效而影响正常工作。同时LDO的响应速度也决定了负 15 载电路恢复正常工作的能力。总之，好的瞬态响应是我们设计LDO电路所一直追求的。图2-4中给出了LDO电路一个典型的负载阶跃变化时，输出电压瞬间响应的曲线示意图[15]。 ∆t1∆t3∆V3∆Vtr-max∆V2VOUTILOAD∆t4∆V4∆t2Time[s] 图2-5 LDO负载阶跃变化时，输出电压典型瞬态响应图 2.3.1 典型阶跃响应分析 首先我们来分析负载由较小值阶跃至较大值时输出电压的瞬态相应[16, 17]。参照图 2-5所示，在阶跃响应中，系统的响应时间Δt1内，输出电压会有一个负向的过冲值ΔVtr,max，该值是瞬态响应中输出电压的最大改变值之一，也是我们衡量瞬态性能主要的指标之一，其值可以用下式表示： ΔVtr,max≈ ΔIL,maxCo+Cb Δt1+ΔVESR （2-11） 由上式我们可以看到ΔVtr,max是响应时间（Δt1）、输出电容（CO），旁路电容（Cb）和负载阶跃变化量的函数。这里ΔVESR是输出电压变化在输出电容的ESR电阻上产生的压降，其正比于RESR的大小。Cb可以一定程度上减少输出电容ESR的影响。而响应时间Δt1典型情况下，不仅是系统闭环带宽（BWcl）的函数，而且和调整管栅极电容Cpar的Slew-Rate时间也密切相关，其表达式如下： Δt1≈ ΔVG11 +tSR=+Cpar （2-12） BWclBWclISR 16 这里ΔVG是负载阶跃变化后，调整管栅极电位的改变量；ISR是调整管栅极驱动电流。当ISR足够大时，响应时间主要由系统闭环带宽决定。因此我们常需要牺牲功耗，将调整管栅极驱动电流设置较大，以加快系统的响应速度。 随着LDO响应负载阶跃变化结束，系统经过调整时间Δt2后，输出电压重新稳定，比设定值减小了ΔV2，变化量ΔV2可以用下式表示： ΔV2≈RO−RegILoad−max （2-13） 这里，RO-Reg是LDO系统的闭环输出阻抗，是调整管导通电阻减小（1+βAV）倍后的输出，ILoad-max是负载阶跃变化量。ΔV2直观地在负载瞬态响应中反映系统的负载调整能力。而调整时间Δt2的确定主要依赖于调整管输出电流驱动输出电容和旁路电容的能力，以及系统开环频率响应的相位裕度参数。相位裕度越大，意味着系统越稳定，同时调整时间也将越长。 前面我们已经分析了负载阶跃变大的瞬态相应，可是我们知道负载由大阶跃至小值时，更能体现系统的实际瞬态性能，下面就让我们来分析一下。当负载由最大值突然阶跃到非常小时，系统同样需要一个响应时间Δt3，产生一个负向的过冲值ΔV3，它们的表达式分别为 ΔV3≈ ΔIL,max1ΔIL,max Δt3+ΔVESR=⋅+ΔVESR （2-14） Co+CbCo+CbBWcl1 Δt3≈ （2-15） BWcl 对应式（2-11）和（2-12），上面两式中Δt3比Δt1更小，这主要因为当负载阶跃变小时，调整管栅极寄生电容对响应时间的贡献可以忽略不计，使Δt3只是等于系统闭环带宽的反比，这样也使过冲值ΔV3比ΔV1更小一些。 当LDO响应时间结束，调整管随之关闭，输出电压的改变量下降到ΔV4，然后经过Δt4时间调整，LDO稳定输出。此时，输出电压的调整将主要取决于LDO系统的输出电容参数，即： ΔV4≈ΔV3−ΔVESR （2-16） Δt4≈ (Co+Cb)R1ΔV4 （2-17） Co+Cb ΔV4= Ipull−downVREF 17 其中，Ipull-down为LDO分压网络流过的小电流；VREF是参考基准电压；R1是分压网络中电阻之一。 由以上的分析，可以看到附加的高频旁路电容（低ESR）减小了负载瞬态响应的峰值，即ΔVtr,max和ΔV3。这是因为负载阶跃时，会由CO首先提供部分电流来满足阶跃输出电压的改变，此时，附加的Cb同样可以提供部分电流，这样相当于减缓了CO提供电流变化而电压下降的强度。 2.3.2 阶跃响应设计考虑 在瞬态响应中，输出电压最大变化量是系统闭环带宽和摆率的函数，而带宽和摆率又受电路静态电流的严格限制。因为带宽的增加，需要寄生极点对应频率也相应增加，这样就需要增大静态电流而减小寄生极点的阻抗。因此，就要牺牲功耗，增大误差放大器的静态电流，以获得较快的响应速度。另外，摆率的提高，也需要增大误差放大器的输出级电路的偏置电流，以提供更强的驱动电流，驱动寄生极点的大电容。总之，系统最小静态电流受输出电压最大允许的变化范围限制（当IL由0阶跃到最大值时）。对于给定系统需要的噪声容限参数，我们必须选择合适的最小静态电流满足需求。 2.4 调整元件的选择 低压低功耗LDO的设计常常需要折衷考虑系统性能和稳定性，尤其是在设计 LDO调整管时更是如此。我们希望调整管提供大电流的同时，表现出更好的低压特性。例如我们希望LDO转换效率尽可能高而需要小的Dropout电压，其主要受调整管导通电阻的影响，即Vdropout=ILRON，而RON又与调整管的尺寸大小成反比。工作在低压条件下的大尺寸调整管，会极大地增加误差放大器的负载电容，由此需要更大的驱动电流来驱动该电容，以满足摆率要求。另外，增大尺寸的调整管也会增大其亚阈值电流，使得零负载时，浪费很多不必要的功耗。最后，大尺寸器件的版图设计也会带来很多问题，比如：连接线的线电阻和线电容、过大的线电流密度、热耗散功率、版图内部寄生的器件等。总之，在LDO设计中，为了满足负载电流的要求而采用大 18 尺寸调整管，这同时将受到芯片版图、稳定性和摆率等的要求限制。 此外，LDO调整管的选取也可分为三类[18]：NPN达林顿管、PNP管和PMOS管等。上述三类调整管类型最主要的差别是由于管子类型不同引起的最小电压降 (Dropout Voltage)的不同。采用NPN达林顿管作调整管，其最小压差一般在2.5 V~3 V之间；采用PNP 管作为调整管，其最小压差可以降到0.3~0.6 V之间；若采用PMOS，则可以进一步减小压差，其最小压差可以降到0.12 V[19]。而且PMOS管的沟长一般采用工艺允许的最小值，进一步降低器件的导通阈值。因此现如今LDO稳压器中基本上都采用PMOS管作调整管，以取得理想的性能。 2.5 误差放大器的设计讨论 我们知道误差放大器（Error Amplifier, EAMP）的设计参数主要包括：增益、输出阻抗、带宽、输出摆率电流、输出电压摆幅和静态电流等。同时前面分析所述LDO性能参数很大程度上由EAMP的参数决定，比如负载调整率、输出阻抗都与EAMP的增益成反比。因此系统中误差放大器的设计应该说是非常关键的一部分，为此，我们这里就来讨论EAMP的设计考虑[20]。 改善系统负载调整性能，需要增大系统的开环增益。然而，开环增益又受单位增益带宽频率的限制。因此有很必要仔细设计误差放大器的增益带宽乘积项。一般运放的增益是输入跨导和输出阻抗的乘积，为提高增益必须提高输出阻抗。而输出阻抗和输出电容决定了寄生极点Pa的位置，由前面频率响应分析，我们知道该极点对应频率必须高于单位增益带宽。为了解决这个矛盾，我们需要增加缓冲级，将高输出阻抗节点和大寄生电容节点隔离，要保证误差放大器的输出阻抗和Buffer的输入电容组成的极点频率，以及Buffer的输出阻抗和调整管栅极输入电容组成的极点频率，都比单位增益带宽频率要高，从而一定程度上解决了增益和带宽的矛盾。还有高增益的运放一般都采用两级或多级放大，在运放级联过程中，频率补偿是一个需要重点考虑的问题。尤其是采用密勒电容进行补偿时，需要选择合适的电容值，串联合适的电阻，将补偿的零点移到左半平面，从而有效的补偿电路[21]。 19 此外，系统设计的瞬态响应需求也决定了误差放大器的缓冲器Buffer的拓扑结构和偏置电流大小。对不同的调整管类型，Buffer的拓扑结构是不同的，如驱动PMOS管，需要产生足够负的栅压以得到大负载电流和低Dropout电压；同时也需要足够高的栅压，以保证零负载条件下亚阈值电流足够小。而且由前面的瞬态响应分析我们知道，Buffer的偏置电流直接决定了负载瞬态响应中的响应时间和最大输出电压变化量。 总之，为提高LDO系统的性能参数，对误差放大器的设计要求是：开环增益要尽可能高；单位增益带宽尽可能大；合理选择增益和带宽乘积项的大小；根据瞬态要求合理选择误差放大器Buffer的拓扑结构；参照功耗要求，适当选择较大偏置电流等。此外还有一些运放噪声、失调和温漂等设计考虑，我们希望噪声和失调都尽可能小，以满足高精度LDO系统的设计需要。 2.6 参考基准源的设计讨论 由前面LDO的基本工作原理，我们知道LDO输出电压是参考基准源的输出VREF 的倍数，那么VREF的产生和精度将直接反映到LDO系统性能上。一般在低电压应用中，参考源都采用的是带隙基准，其主要关心的参数包括：精度、最低工作电压、输出电压值和电源抑制比等。典型的带隙电路输出电压在1.2 V左右，最低工作电压在 1.5 V左右。而精度则包括输入电压改变引起的线性调整偏差，随温度改变而引起的偏差，还有噪声、失调引起的偏差等。此外，在数模混合设计中，LDO给高速数字电路供电时，电源抑制比也是一个非常重要的参数[22]。综合起来，我们希望能设计出低压低功耗、高精度、高电源抑制比的带隙基准电路。 然而，上述理想带隙电路的设计是很难实现的，在实际中常常要折衷考虑，慎重取舍。比如精度参数，除了线性调整偏差和温漂偏差对其贡献以外，同时封装结构对该参数的影响也较大，包括芯片版图设计时，带隙电路的位置都会对精度产生重要的影响。常常采用的方法是将带隙电路置于版图中央，使基准能均匀的传导到其他各子电路。总之，低压低功耗、高精度、高电源抑制比的带隙基准电路将是LDO系统设计中又一关键性的环节。 20 2.7 本章小结 本章主要介绍了LDO系统设计时各种电参数之间的折衷关系。通过频率响应和瞬态响应的分析，我们了解到设计时各种需要折衷考虑的参数及其影响，这样就方便我们在后续章节中具体的讨论为达到某些参数，而有目的的牺牲某些参数。实际上是使我们的设计更加有的放矢。 21 3 性能改进 LDO系统性能参数前面已经介绍了，而且参数之间的许多折衷考虑也介绍了。在本设计中，频率响应和瞬态响应性能将是设计的重点。为了使设计的LDO稳压器具有更广泛的应用场合，更好的性价比。接下来，在本章，我们将电路进行改进，以实现良好的系统频率响应和瞬态响应。此外，还在电路中增加了背栅控制单元，以进一步提高电路的负载能力，并降低Dropout电压，提高效率，防止电路异常时，电路失效。 3.1 双环路动态补偿的研究 3.1.1 背景与挑战 频域分析法是应用频率特性研究线性控制系统的一种经典方法。通过该方法我们可以根据系统开环频率特性研究闭环系统的稳定性；而且通过频率特性和瞬态响应性能之间对应的关系，可以帮助我们优化系统的瞬态响应性能；甚至当我们明确需要抑制某频段系统噪声时，频率分析法同样可以帮助我们设计出能满意地抑制这些噪声的系统。 前面我们讲过典型LDO系统有四个主要的零极点，而且也用频率分析法，分析了它们在波特图中的位置变化，对系统性能的影响。尤其是输出极点，在典型应用下，是作为系统的主极点。而该极点我们又可以通过式（2-4）知道该极点对系统负载电流的依赖很大。随着负载电流的变化，该极点将使系统的频率响应和瞬态响应有很大的改变。这样在我们衡量系统参数时，就带来很大的不便。 还有第二章所讲更是使我们清楚的知道系统开环直流增益直接决定了系统负载调整和线性调整性能的好坏，而且高直流增益对抑制非线性是必须的。为此我们希望系统具有尽可能高的直流增益，然而该增益又受系统带宽的严格限制。带宽又受系统瞬态响应和稳定性等的严格限制。于是，我们想同时满足两个要求，即高增益和大带 22 宽，就变得很困难的。 此外，典型LDO系统补偿最常用的方法是输出电容的串联等效电阻ESR起补偿，这样我们在LDO设计应用中，就需要仔细挑选输出电容类型和大小。这有时会严重的限制了LDO应用场合，占用过多的PCB版面积，也增加了应用成本。于是，我们就想在LDO内部进行补偿，在环路中引入一对零极点，从而保证系统相位裕度和单位增益带宽不变的情况下，放宽对输出电容的限制条件，同时降低成本。 3.1.2 改进方法一 基于上述对LDO系统的频率分析，我们清楚了系统设计的难点与挑战。为此这里提出一种双环路补偿一对零极点的方法，用以改善系统的频率响应。下面先简要介绍一下该方法的原理[23]。 VREF-+-+A1GVIM1VOUTA2VFBR2R1 图3-1 LDO双环路补偿一对零极点原理电路图 图3-1所示，为双环路补偿一对零极点的原理电路图。图中包括两个并联的运算放大器A1和A2。可以有意地将A1设计成高增益，低带宽的运算放大器；而A2设计成低增益，高带宽的运算放大器。通过两个运算放大器的并联，消除增益和带宽之间的矛盾。首先我们将两个运算放大器都做一阶等效处理，然后简单绘制电路的波特图，如图3-2所示。 23 DbA1A2PxZxLOG scale 图3-2 LDO双环路补偿一对零极点原理说明波特图 图3-2所示波特图中，A1对应虚线为高增益低带宽的运算放大器；A2对应虚线为低增益高带宽的运算放大器。在低频处，放大器A1的增益比A2高很多，在系统环路中，以A1起主导作用，环路增益曲线基本与A1重合，即实现了高增益；随着频率的增加，放大器A1的增益下降很快，A2开始起主要作用，环路增益曲线开始与A2重合，即以A2的带宽为环路带宽。至此通过并联两个运算放大实现了高增益大带宽。从波特图中很直观的看到，双环路补偿的一对零极点PX和ZX。而且由单极点系统带宽和增益乘积项为常数这一理论，我们还可以得到下式： GBW1= A1PXA1A2 （3-1） or == 2πPX2πZXA2ZX 式中A1、A2分别是两运算放大器的直流增益。在实际设计中，PX一般为误差放大器的主极点，而ZX为我们关心的补偿零点，其对应频率在A1与A2比值恒定情况下，主要是由PX的位置决定。不过为使A1与A2比值恒定，需要我们仔细设计电路，使电路中器件的匹配性更好。 总之，对上述的双环路频率补偿的方法，通过增加一对零极点进环路，很好的解决了带宽和增益之间的折衷。不过该方法也有其不足之处，比如：电路的复杂性增加，多一个运算放大器也进一步增加了系统功耗等。 3.1.3 改进方法二 前面通过频率分析法，我们介绍了系统频率响应中三个主要的难点和挑战，随后又介绍了一种双环路的补偿方法，但还没有完全解决三个难点。下面我们在前面所介绍的双环路补偿方法基础上，进一步改进设计为双环路动态补偿。 24 VREFFBVIAMP1+-OUT_UN1P1PG+-OUT_DP0AMP2N2VOUTR2RESRCOR1CBRL 图3-3 双环路动态补偿LDO电路结构改进图 上图所示为双环路补偿方法的进一步改进电路。电路中P0管是LDO的调整管； AMP1是高增益、低带宽的运算放大器，比较参考电压VREF和输出电压的反馈电压 VFB，控制调整管栅驱动的上拉管；AMP2是低增益、高带宽的运算放大器，直接将输出电压VOUT和一个采样基准比较，控制调整管栅驱动的下拉管；P1管是调整管的一个电流采用管，源极接输入电压VIN，栅极接调整管的栅极PG，漏极输出采样基准； R1和R2构成输出电压采样网络；CO是输出电容，RESR是其串联等效电阻；CB是旁路电容；RL代表负载。 首先，增益和带宽的折衷问题。前面讲述双环路补偿零点的方法中，我们通过两个增益带宽各不相同的运算放大器并联，添加一个零点补偿系统环路。由式（3-1）可知适当的选择增益比值以及AMP1的主极点位置，可以精确设置该零点位置，在结合频率分析法，可以很好地解决增益和带宽的折衷。不过与图3-1相比，图3-3中， AMP2比较的并不是输出电压的采样电压，而是直接将输出电压与一个采样基准比较。从环路上说是单位增益负反馈，这样做一方面是为了尽可能增大AMP2所在环路的增益；也最进一步增大了该环路的带宽；同时还是处于采样基准考虑，该基准不但是输出电压的跟随，还反馈负载电流的大小回环路，其作用的进一步分析在后面系统 25 主极点选择中详细介绍。总之图3-3所示的方法可以很容易解决增益和带宽之间的折衷问题。 其次，输出电容的选择方面。前面我们介绍LDO的频率响应时，输出电容的ESR补偿方式是LDO频率补偿最长用的方法之一，不过前面也介绍了ESR的选择限制了输出电容的选择，同时也增加了成本。而我们这里采用了双环路补偿的方法，补偿了同时选择较小的输出电一个零点，那么对输出电容的ESR选择范围也就随之变宽了。容也就成为可能。这样，我们就可以通过选择较小的输出电容，从而将调整管的导通电阻和输出电容产生的极点设置为系统次极点。这样一方面减小了输出电容的限制，可以选择价格便宜的电容，而且可以选择较小的电容，从而节省了成本和占用面积；另一方面，也使输出极点不是系统主极点成为可能，至于系统主极点的选择设置，我们下面再详细讨论。总之，图3-3中采用双环路补偿的LDO稳压器在输出电容的选择上更灵活了。 最后，系统主极点的设置问题。当输出极点是系统主极点时，输出极点受负载影响较大，从而系统性能也随负载变化而变化，这是我们所不希望的。而且我们前面在讲输出电容选择时，图3-3所示电路可以选择较小的输出电容，从而输出极点将不再是系统主极点。然后参照第二章频率分析，我们知道一般CL>CB,那么在输出极点为次极点的情况下，CB产生的极点也同样不能成为主极点。那么只剩下运算放大器的输出和调整管栅极寄生电容产生的极点了。在图3-3所示电路中，AMP1和AMP2都是经过驱动电路来驱动LDO调整管栅极的，即典型电路频率分析法中Pa极点已经不存在，而且转化为两个更高频的极点，由此该极点也不会是系统主极点。于是我们结合那么电路必须采用多级放大，而多级放大器双环路补偿方法要求AMP1具有高增益， 级联时，必定会产生一个内部极点，该极点一般由于补偿的原因，都位于低频处。由此我们就希望将运算放大器AMP1内部级联产生的极点作为LDO系统的主极点，而输出极点作为系统的次极点，同时补偿零点以消除PO极点的影响。 下面我们就来看看输出极点和补偿零点的关系。我们把输出极点和双环路补偿零点的公式分别列写如下： 26 PO≈ −IL−1 （3-2） ≈ 2πRdsCO2πVACOPX ZX=×A2 （3-3） A1 由上面两式我们知道输出极点位置与负载电流成正比；而补偿零点中，PX和A1 都是与负载电流基本无关的项，如果我们可以使A2与负载电流也成正比，则PO与 ZX就可以成动态的补偿。由此我们想，要使AMP2的增益与负载电流成正比，而负载电流又可以通过图3-3中P1管采样得到了，只要使该电流流过共源级放大电路，并将共源放大电路做负反馈接入一个放大器上，那么该电路的闭环增益将有可能与负载电流成一定比例关系。具体的实现电路如图3-4所示。 VIP1PGPGVOUT+AMP-OUT_DN3N2AMP2 图3-4 双环路动态补偿LDO电路中AMP2改进示意图 图3-4所示电路中虚线框内的电路可以看作图3-3中AMP2的扩展图。先假设 AMP是一个理想运算放大器，其输出OUT_D输出控制调整管栅极驱动电路的下拉管，同时输出到共源级放大电路；N3管为共源放大管，P1管为共源放大电路负载，采样LDO输出负载电流。设采样电流都流过N3管的，则该共源放大电路的增益为： AV,N3=gmN3×rON3∝ 1 IL （3-4） 同时根据自动控制原理的基础知识，我们知道反馈系统的闭环增益约为反馈网络传输函数的倒数，所以AMP2的增益主要应由共源级负反馈增益决定，即： 27 AV,AMP2≈ 1AV,N3 = 1 ∝IL （3-5） gmN3×rON3 因此，ZX的位置与负载电流的平方根成正比，即： ZX= PX ×A2∝IL （3-6） A1 这样，我们借助频率分析法，合理设置N3管的尺寸，以及采样管和调整管的比例，最终实现了ZX补偿PO的目的。而且随着负载电流的变化，PO与ZX都向同一个方向移动，使补偿可以达到动态补偿的目的。而且负反馈本身具有降低增益灵敏度、这增加系统带宽的功能，同时双环路补偿的方法也希望AMP2具有尽可能大的带宽，样与我们设计需要不谋而合，给系统的设计带来方便和好处。 至此，我们通过图3-3所示的双环路补偿方法，解决了系统环路增益和带宽的限制，而且还增大了输出电容的选择范围，更重要的是系统主极点不再是输出极点，负载的变化，不再影响系统的性能了。而且通过前面的分析，结合频率分析法，我们可以更加合理的设置ZX的位置，利用ZX与负载电流平方根成正比的特性，动态的补偿输出极点。精确的设置，甚至可以使LDO系统的环路频率响应表现出单极点系统的特性。下面图3-5中给出了一个双环路动态补偿的LDO系统的环路频率响应。 图3-5 双环路动态补偿LDO系统的环路频率响应仿真图 28 3.2 正反馈加速瞬态性能的研究 3.2.1 背景与挑战 任何系统的设计，稳定性的设计都是第一位的，然后才是各类性能参数的要求。 LDO稳压器最本质的设计原理就是负反馈，通过反馈输出信号的采样信号（VFB），与输入信号（VREF）比较，产生误差信号，放大得到稳定的输出信号。而输出稳定后，我们开始关心性能参数的好坏，尤其是我们前面讲的瞬态响应性能。我们希望设计的 LDO系统表现最好的瞬态性能，一方面调整精度要高，另一方面就是速度要快，响应时间和调整时间都要小。响应时间受闭环带宽和调整管驱动电流的影响较大，前面所讲的电路改进已经提高了这个参数的性能，这里就不讨论了。而调整时间的性能一方面受调整管栅极电容驱动的时间常数限制，另一方面也受系统开环相位裕度的限制。而相位裕度参数直接决定了系统稳定性[24]，那么在不降低系统相位裕度的情况下，减小调整时间，只能另外采取措施。 我们知道负反馈是系统稳定最常用的手段之一，所以在系统设计中负反馈是应用最广的。与负反馈不同的正反馈，因为反馈量与输入量是同向叠加，相加后的信号再经过放大输出，那么随着系统输出增大，反馈量也增大，系统不可能稳定，因此我们说正反馈是破坏稳定性，加快输出变化的。正是由于正反馈这个特性，我们希望能在环路中引入正反馈，在不破坏系统稳定性的情况下，加速LDO的瞬态响应速度。 3.2.2 改进的方法 基于上述所讲到的，希望在不影响系统稳定性的情况下，引入正反馈加速LDO的频率响应。我们再来分析一下图3-3所示双环路动态补偿LDO电路结构图。我们将AMP1和调整管的栅驱动上拉管（N1管）等效为一个受控电流源IO，再将图3-3所示电路和图3-4所示电路结合起来，在图3-6中重新给出。 29 VII0P1PGP0ILVOUTVINP+AMP2-OUT_DN3N2RLAMP2 图3-6 双环路LDO中的正反馈示意图 在前面的分析中，我们将采样管P1采样调整管电流，在N3管漏极和AMP2同向输入端产生的信号VINP，理解为一个采样基准，基本上视为恒定不变的，这是为了便于前面的频率分析，实际上VINP是变化的，不仅随调整管P0的漏电流大小变化，而且还可以反映VI的变化。这可以由P1管的饱和漏电流公式得知，如下： ID= 1W μpCOX(VSG−VTHP2L )(1+λV) （3-6） 2 SD 因为该正反馈环路是LDO系统大环路中的一个子环路，对其进行计算推导很困难，这里我们采用小信号增量法来说明正反馈环路对系统瞬态响应的改进。设输入电压不变，负载电流IL阶跃变化，则： ILVINPVOUT_DVPGIL 由此我们可以看到，系统环路中引入的正反馈在负载阶跃变化时，能有效地加速负载变化，减小瞬态响应中的调整时间。而且正反馈环是在输出电压负反馈环路内部，作为负反馈环路中的一个环节，整体系统的稳定性不会有太大的影响。 30 3.3 背栅控制电路提高负载能力的研究 3.3.1 背景与挑战 低电压工作、同时提供大负载能力是便携式电子产品的基本要求。在LDO系统中，低压大电流的性能要求需要Dropout电压要尽可能小，调整管的输出电流能力和电压余度尽可能大。而前面我们讲过，要提高LDO的负载能力最简单的方法是提高输入电压和增大调整管的尺寸，但这两种方法与我们系统整体性能都有较大的冲突，高输入电压与低压工作需求相矛盾；大调整管尺寸增加了误差放大器的驱动要求，同时使瞬态响应变慢。由此，想提高电路的负载能力并降低Dropout电压值就受到了严格的限制。 我们知道MOS管的设计一般都是考虑四端的，尤其是衬底的电位尤为重要。这是因为源-衬电压VSB，对MOS管的导通电压阈值的影响较大。同时由MOS管饱和区漏电流公式，还发现变量|Vthp|的改变对电路负载能力的影响也较大。于是就希望通过阈值的改变，实现提高电路的负载能力并降低Dropout电压值的目的。因为我们的设计将采用PMOS管作调整管，所以下面给出PMOS管的阈值公式为[25, 26]： Vthp=Vth0+γ(2φf −VSB−2φf （3-7） )由上式我们可以看到VSB对PMOS的阈值的影响。而且一般我们知道MOS管的衬底电位应使源-衬和漏-衬两个PN结都处于反偏状态，否则衬底漏电将严重的影响电路正常工作。这样我们就看到衬底PN结反偏，要求VSB≤0，那么PMOS管的阈值最小也就是Vth0，设计中直接将调整管衬底和源极相连就实现了，实际上大多数LDO系统也是这样做的。显然我们还希望能进一步提高电路的负载能力并降低Dropout电压值，这样就提出了新的挑战。 3.3.2 改进的方法 前文所述，为了进一步提高LDO电路的负载能力并降低Dropout电压，我们就希望通过适当的设计减小VSB，从而使|Vthp|最小，但衬底寄生PN结反偏的要求使VSB最小为0，那么阈值就只能下降到|Vth0|。我们又看衬底PN结的限制是防止衬底漏电， 31 影响电路正常工作，那么该PN结正偏而不使其导通也应该是符合要求的。所以我们希望能控制VSB>0，同时使其小于一个PN结正向导通时的电压阈值，那么就可以进一步的提高电路的负载能力并降低Dropout电压值。 +P1COMP-P2VI-AMP+P0PBVOUTVREFR2R1 图3-7 背栅控制电路示意图 为了实现源-衬电压的控制，我们设计采用图3-7所示电路结构。电路采用一个比较器，比较输入电压VI和输出电压VOUT，结果控制两个较大尺寸的PMOS管（P1和 P2），使输入或输出电压经过一个PMOS管后产生一个衬底电位PB，用该电压驱动调整管的衬底。当输入电压比输出电压高较多的时候，我们采用输入电压产生PB；当输入电压与输出电压相差不多时，我们采用输出电压产生PB，这样就可以在输入电压下降时，调节调整管的VSB，从而实现背栅控制，提高LDO电路的负载能力和最小 Dropout电压。 通常，我们认为调整管最大负载电流是其VSG等于输出电压VIN时，结合式（3-6）和（3-7），我们可以知道：（对PMOS管而言）相同的输入电压，最大输出电流随VSB的增加而增加。下面我们给出采用背栅控制电路后的LDO实际仿真图来说明该技术对最大负载电流能力的提高。 32 图3-8采用背栅控制电路后LDO最大负载能力仿真图 图3-9采用背栅控制电路后LDO最小Dropout电压仿真图 背栅控制电路对LDO的最小Dropout电压参数也有改进。我们知道最小Dropout电压是发生在LDO调整管由饱和区进线性区时，此时调整管线性区的漏电流为： ID≈ μpCOXW (VSG−Vthp)VSD−VSD2≈μpCOXW(VSG−Vthp)VSD （3-8） 2L2L VSD ≈ID 2μpCOX 1 （3-9） −Vthp)[]因为线性区VDS较小，所以我们省略其高次项，所以此时调整管的导通电阻为： RON= W(VSGL 那么，此时最小Dropout电压为： VDropout=RONILoad≈ 2LILoad μpCOXWVSG−Vth0−γ[(2φ1 f −VSB−2φf )] （3-10） 由上式我们可以看到随着VSB的增加，最小Dropout电压下降。由此导致电路的 33 转换效率增高。下面我们再给出采用背栅控制电路的LDO实际仿真图来说明背栅控制技术对最小Dropout电压的影响。 图3-7所示背栅控制电路不仅提高了LDO的负载能力和降低了最小Dropout电压，而且还因为背栅控制电路产生的衬底电位，仅仅比输入电源低0.3 V左右，完全可以满足电路其他模块的电源要求；同时比输入电源作其他模块电源更稳定、有效，即使出现输入电源突然掉电或输出电源受外界影响突然升高，该衬底电位都可以保证有效，不会使电路出错或衬底漏电等情况。总之，通过背栅控制电路来进一步提高 LDO的负载能力，降低最小Dropout电压是非常有效的方法，而且对LDO电路的电源抑制比参数也有一定的好处。 3.4 本章小结 本章主要针对前文所讲LDO稳压器系统设计中一些难点和挑战，提出了三种电路改进。通过双环路动态补偿的改进，首先解决了系统设计带宽和增益的折衷问题，实现了高增益大带宽的设计需求；其次使输出电容的选择更容易，可以选择低ESR的小电容作输出电容；最后，解决了LDO输出极点是主极点，导致系统性能受负载影响较大的问题，以误差放大器的内部极点设置为主极点，动态补偿抵消输出极点。通过环路中引入正反馈的改进，加速系统负载瞬态响应。通过采用背栅控制电路的改进，使系统在输入电压和调整管尺寸不变的情况下，具有更大的负载电流能力，同时进一步降低Dropout电压，提高了电路的转换效率，对电源噪声的抑制也更强了，而且对输入输出电压的异常也能保证子电路电源安全有效。至此，我们对整体LDO电路的系统设计已经有了足够的认识和准备，但系统还有一个关键的部分没有提到，那就是带隙基准电路，下面我们将在第4章探讨设计一个满足系统要求的带隙基准。 34 4 参考基准源的设计与研究 由前面介绍的LDO原理，我们知道LDO的输出电压实际上就是参考基准电压的 1/β倍，我们精心设计的LDO控制环路只是保证了这个倍数的精准，而参考基准的性能参数，却是最终保证LDO正常工作，以及输出高精度电压的关键因素。因此设计一个高性能的基准源就成为LDO设计中的重要组成部分。基于此，本章首先简要介绍带隙基准源的原理，然后对带隙基准的电流失配问题给出解决方法，再后讨论带隙基准源的二阶温度补偿技术，最后介绍了一些带隙基准电路设计的其他重要设计考虑，为下一章的具体电路实现提供依据和铺垫。 4.1 带隙基准源概述 基于基准源对LDO系统设计的重要性，我们希望采用高性能的基准源来满足系统设计的需要。那么像齐纳管稳压技术[27]等就不能满足需求了，我们采用带隙基准来满足我们系统设计的低压、低功耗和高精度的要求。下面我们首先介绍带隙基准电路的原理。 带隙基准电路是利用硅材料的带隙电压与电源电压和温度无关的特性，利用热电压VT的正温度系数与双极型晶体管基-射极电压VBE的负温度系数相互抵消，实现低温漂、高精度的基准电压。带隙基准源的原理如图4-1所示。 VDDVBETVBEkTqVREFT-VT=+VTTKΣKVTVBG=VBE+KVT 图4-1 带隙基准的一般原理 35 由图4-1我们知道通过适当选择放大倍数将VT放大K倍，使两个电压的温度系数相互抵消，即可得到在某一温度下具有零温度系数的基准电压VBG=VBE+KVT[28]。 由于当T→0°K时，VBG→Eg/q，所以该基准电压叫做“带隙（Band gap）”基准电压。在室温下∂VBE/∂T≈−1.5mV/°K，而∂VT/∂T≈+0.087mV/°K，由此我们要在室温下完全抵消正负温系数，K一般要取17.2左右，然后带入零温度系数的基准公式，我们知道VBG一般约1.25 V左右[29]。在LDO低压应用中该电压还要经过电阻分压网络分压，得到一个较小的VREF才满足需求，所以这里就先研究VBG的产生。 VBG的产生又以VT的产生最为关键。热电压VT是由两个集电极电流相等而发射极面积不等的晶体管基-射极电压之差ΔVBE提供。假设T1和T2为两个双极型晶体管， T1的发射极面积是T2的发射极面积的N倍，T1和T2的集电极电流均为IC，则有： ΔVBE=VBE2−VBE1=VTlnN （4-1） ΔVBE产生VT正温度系数电压后，负温度系数电压VBE是现成的，剩下就是如何实现两个电压的加成。下面让我们先看一个典型的带隙电路，图4-2给出一个典型的带隙基准电路。 VDDI1T1R3I2T2R4＋－AMPVBGN : 1R1R2 图4-2 典型带隙基准电路 在图2-4中，由VBE1+VR1=VBE2我们知道： ΔVBE=VBE2−VBE1=VTlnN=VR1 （4-2） 那么，带隙基准输出电压VBG为： 36 VBG=VBE2+VR2=VBE2+2R2 使VBG对温度T求一阶导，得： VTlnN （4-3） R1 ∂VBG∂VBE2R2∂VT =+2lnN=0 （4-4） ∂T∂TR1∂T 实际设计时，适当选择2lnN(R2/R1)的值，就可以在对应温度下，实现零温度系数的带隙基准电压。 至此，我们了解了带隙电路的基本原理。不过实际设计电路时，工艺的偏差（包括器件尺寸和掺杂浓度等）、运算放大器输入失调、有限增益等因素都会造成带隙电路精度上的损失。同时图4-2所示带隙电路中，我们只是抵消了VBE的一阶温度系数，而高阶温度系数仍然会造成一定的温漂。由此，为了设计更高精度的带隙电路，我们希望能进一步减小电流失配和高阶温度系数带来的偏差，下面的一节将讨论具体的措施，从而实际满足要求的带隙参考基准。 4.2 电流失配的抑制及二阶指数温度补偿的研究 前面讲了带隙基准电路的原理，我们知道LDO电路正常工作的前提是参考基准 VREF建立，所以就要求所设计的带隙基准能保证最低工作电压的同时，保证足够高的精度。而影响精度的因素首先是带隙电路环路中运算放大器的输入失调电压和有限增益，以及晶体管工艺尺寸的偏差等造成VBE所在两条支路的电流失配；其次是带隙电路温度补偿的高阶温度系数造成的温度漂移。针对这两个方面，我们下面介绍两种电路结构，希望能尽可能的提高带隙电路的精度，进而提高整体LDO电路的精度。 4.2.1 对电流失配抑制的研究 我们知道带隙基准电路中运放的输入失调和有限增益，带隙核的工艺失配等因素最终都是导致两个晶体管集电极电流失配，从而给基准电压带来误差。尤其是图4-2所示典型带隙基准电路，晶体管T1和T2集电极电流的失配更是如此，下面让我们首先分析该电路失配的影响[30]。 图4-2中，设I1和I2电流相差ΔI，由此给VBG带来的误差为ΔVBG，则有： 37 ΔVBG=ΔVBE2+ΔVR2 （4-5） 其中ΔVBE2为ΔI给T2基射极电压带来的误差；ΔVR2为ΔI给R2上压降带来的误差，且有 ΔVBE2=ΔI×R1×ΔVR2 联立，得： ΔVBG= lnN (2+lnN) （4-6） =ΔI×R2× lnN ⎡(1+lnN)R⎤ΔI ×VT⎢+(2+lnN)1⎥ （4-7） I1R2⎦⎣lnN (1+lnN) （4-5） 上式显示了图4-2所示典型带隙基准电路中两晶体管集电极电流相差ΔI时，最终给输出基准电压带来的影响。下面我们来分析图4-3所示带隙基准电路。 VDDI1R3I2R4＋－AMPVBGR1T1T2N : 1R2 图4-3 有效抑制电流失配的带隙基准电路 图4-3所示带隙基准电路的输出基准电压VBG'可以表示为： VBG'=VBE2'+VR2'=VBE2'+2R2 VTlnN （4-8） R1 该式与式（4-3）表达了相同的关系，这样在电路设计中，参数R1和R2的比例关系应是相同的。所以这里我们仍然设I1'和I2'电流相差ΔI，则它引起VBG'的误差为 ΔVBG'同样与式（4-5）相同，不同的是： 38 ΔVBE2'=ΔI×R1×ΔVR2'=ΔI×R2× 再联立，得： ΔVBG'= 1 （4-9） 2 (lnN)(2−lnN) （4-10） lnN ⎡1R⎤ΔI ×VT×⎢+(2−lnN)×2⎥ （4-11） I1'R1⎦⎣lnN 对比式（4-7）和（4-11），后者由于存在负系数项，因此在等式中变量相同的条件下，ΔVBG'比ΔVBG小很多。所以在我们设计的带隙基准电路中将采用图4-3所示结构，有效抑制带隙核电路中双极型晶体管集电极电流失配对输出基准电压带来的误差。实际上，采用该结构还一定程度上简化了带隙基准电路中运算放大器的设计，放宽了对运算放大器性能的要求，是设计更加容易实现。 4.2.2 二阶曲率补偿的研究 前面提到带隙电路的高阶温度系数造成的温度漂移也是影响带隙精度的一个重要因素。这可以从我们前面所讲带隙电路的基本原理上看出，即：带隙电路基本原理是用热电压VT的正温度系数乘以一个比例系数后抵消三极管基-射结电压VBE的负温度系数，而VBE和温度不是单纯的线性关系，还存在许多与温度相关的高次项，这些高次项都会给带隙基准电压贡献误差。因此理论上，我们讲对VBE的温度系数抵消的阶数越高，温度对精度的影响越小。所以在更高性能的应用要求下，我们不仅要抵消 VBE的一阶温度系数，还要设计抵消二阶、三阶、甚至更高阶的温度系数，以得到足够小的温度漂移。典型的一阶补偿的温度系数最低大约为15 ppm/°C [ 31]，而本设计需要10 ppm/°C以下，因此需要采用二阶补偿电路来实现。本小节将介绍一种采用指数补偿的二阶温度补偿的基本原理。 首先我们知道带隙电路的一阶温度补偿的方式可以采用图4-4（a）所示的结构表示。图中PTAT电流是通过两个双极型晶体管VBE之差在电阻上产生的，我们根据VBG的公式形式，将电流单独表示，则一阶补偿的原理就如图4-4（a）所示。按照此方法类推，我们希望电阻R上流过电流具有PTAT平方项，那么电阻上的压降VR就可以 39 通过适当设置抵消VBE的二阶温度系数[ 32]。具体如图4-4（b）所示。为了更详细的阐述指数电流的二阶补偿方法，我们先来研究一下VBE的温度系数。 VDDVDDVDDIPTATIPTATIPTAT 2VBG1VBG2RQQR(a)(b) 图4-4 带隙基准电路温度补偿的原理说明 （a）一阶温度补偿；（b）二阶温度补偿 Y. P. Tsividis在其文章中关于温度对VBE的影响模型描述如下[33] ： VBE(T)=VG(T)− TT⎞kT⎡IC(T)⎤[VG(T)-VBE(Tr)]−ηkTln⎛ （4-12） ln⎢⎜⎟+⎥Trq⎝Tr⎠q⎣IC(Tr)⎦ 这里T是绝对温度；Tr是参考温度，一般是室温；IC(T)是三极管集电极电流；k是玻尔兹曼常数；q是电子电量；η是和工艺相关的参数，一般取4左右；VG(T)是硅的带隙电压。VG(T)随温度的变化很小，但为了精确的给出VBE的温度系数模型，这里采用Bludau给出的精确模型[34]，其误差小于0.2 mV，如下所示： VG(T)=a−bT−cT （4-13） 2 其中系数a，b，c取下列经验值： a=1.20595V⎫⎪−5 b=9.025×10V/K⎬150K≤T≤300K和b=2.7325×10 −72⎪c=0c=3.05×10V/K⎭ a=1.1785V ⎫ ⎪−4 V/K⎬300K≤T≤400K ⎪⎭ 设BJT集电极电流IC(T)=HTm ，这里H为与温度无关的量，m为绝对温度的系数。将式（4-13）代入式（4-12），并对VBE求T的一阶和二阶偏导，得： VG(Tr)∂VBEk =VBE(Tr)−−b−2cTr−(η−m) （4-14） Tr∂Tq 40 ∂∂T 2 ⎡ (BE)=−(V⎢η−m)2 ⎣k⎤ −c （4-15） ⎥2qTr⎦ 由此，我们得到了VBE对T的一阶、二阶温度系数。同时本节电路设计的重点是二阶温度补偿，因此这里对一阶，以及三阶及以上的温度系数我们就不再说明了。观察式（4-15），我们知道VBE的二阶温度系数主要受η和m的影响较大，即与工艺和流过集电极的电流温度特性相关。 至此，我们得到了VBE的二阶温度系数，它也是一个负值。参照图4-4（b）所示电路，需要增加一个IPTAT2的量，才可以抵消其对输出带隙基准的影响。为了得到PTAT2的电流，方法有很多，这里就不一一介绍了。而本设计中将采用的是利用工作在弱反型状态下MOS管的指数电流产生PTAT2电流进行二阶温度补偿[35]，具体的电路原理如图4-5所示。 VDDP1P2IPTATRN1IPTATVPTATP3IEXPVBGBandgapCore 图4-5 二阶指数温度补偿电路原理图 图中P2、P3管流过一个IPTAT电流，对应图4-4（b）中IPTAT电流；N1管工作在弱反型区，流过一个指数电流IEXP。下面我们来计算N1管漏电流IEXP的大小。由于N1工作在弱反型状态，其漏极电流与VGS成指数关系[36, 37, 38]，可表示成如下： ⎛VGS IEXP(T)=Aexp⎜⎜ζVT ⎝⎞⎟⎟ （4-16） ⎠ A=ID0(W/L)N1，ID0表示MOS管宽长比为1和各电极电位为0时的漏极电流，ξ是和衬偏调制相关的量。VGS可以采用下式计算 41 VGS,N1=VG−VS=VS(P3)−VBG （4-17） 对P3管，由饱和电流方程： IPTAT=β(VSG−VTHP 进而得VS(P3)的表达式： )2 =β(VS(P3)-VPTAT−VTHP) （4-18） 2 VS(P3)= IPTAT β+VTHP+VPTAT （4-19） 由于VPTAT∝T，不妨记VS(P3)=αT，同时设IPTAT=σT，而且由于绝对温度T成弱的开方关系，所以忽略其温度特性。 (IPTAT/β)与 联立式（4-16）、（4-17）和（4-19），得到流入Bandgap Core的总电流为： ⎛αT−VBG Itotal(T)=IPTAT(T)+IEXP(T)=σT+Aexp⎜⎜ζVT ⎝⎞⎟⎟ （4-20） ⎠ 因为我们设计需要补偿电路的一阶和二阶温度系数，将上式在T=Tr处求T的一阶和二阶偏导，得： ∂αTr−VBG ⎜(Itotal)=σ−AVBG2exp⎛ (q/k)ζVTr⎜∂T⎝ζVTr∂ ∂T 2 ⎞⎟⎟ （4-21） ⎠ ⎞⎟⎟ （4-22） ⎠ (Itotal)=2 AVBG ζVTrTr2 ⎛VBG⎞⎛αTr−VBG⎜⎟⎜+exp2⎜ζVTr⎟⎜ζVTr⎝⎠⎝ 由此，通过适当选择式（4-14）、（4-15）和式（4-21）、（4-22）的参数，我们可以对应使： ∂ (Itotal)=∂VBE & R∂R∂T∂T∂T 22 (Itotal)=∂ ∂T 22 (VBE) （4-23） 即得到二阶温度补偿的带隙基准电路。本设计的带隙基准电路就将采用这种方法实现二阶温度补偿。仿真验证了采用该方法可以得到8.7 ppm/°C的温度系数。至此我们有效的抑制了温度对带隙电路的影响，使实现更高精度的带隙成为可能，这将极大地提高LDO电路的精度。 42 4.3 带隙电路设计的其他考虑 带隙基准电路的性能直接决定了整个系统的性能，其重要性不言而喻。前面我们分析并提出了两种结构用以提高带息基准电路的性能，而实际电路设计中还要注意许多其他的问题，比如环路稳定性、噪声、启动和版图布局等，这些问题也一定程度的影响带隙电路的性能。 我们知道带隙电路是通过一个运算放大器反馈连接，从而精确保证流过带隙核两条支路的电流成比例，从而得到准确的正温度系数的变量。由此，引出两个问题：问题一，放大器的两端反馈必然会造成一个正反馈，一个负反馈；问题二，环路的相位裕度是否能保证系统稳定工作。对于问题一，系统的必须是稳定工作的，要求环路必须体现负反馈效果，所以我们要求负反馈系数必须是正反馈系数的两倍，以便电路在有大电容负载时的瞬态响应还能保持良好的性能。而环路相位裕度，只能通过适当设计运算放大器的补偿来实现，通常要在运算放大器的输出和一个输入端做密勒补偿，具体的设计还要根据电路的结构具体设计，这里就不详细讨论了。 对所有的模拟电路来说噪声问题都是大问题，带隙电路的输出将直接通过LDO环路放大1/β倍，因此带隙电路的噪声就更重要了。对此问题，我们首先要尽量减小噪声的引入，更主要的是对电路的关键节点，通过旁路电容抑制噪声对输出电压的影响。不过这样由于旁路电容的引入，带隙的瞬态响应会变慢。因此设计时，要仔细的考虑速度与噪声的折衷；同时因为带隙电路是低频工作，需要重点考虑1/f噪声，所以需要仔细设计电路以取得最佳效果[39]。 还有就是带隙电路的启动。由于电路中存在“简并”偏置点，即当电源上电时，所有晶体管均传输零电流，带隙电路的两条支路允许零电流，所以电路将无限期地保持关断。因此，我们需要设计启动电路在电路启动时，帮助电路建立正确的状态，而启动结束，要关断启动电路，使其尽量不影响电路的正常工作。 最后就是系统设计完成后，物理实现时，带隙电路的版图设计也至关重要。一般我们将带隙电路放置在芯片版图的中央，这样芯片的封装、外界的压力等对电路的影响最小，而且偏置也可以均匀的传导到芯片的其它模块。这是芯片正常工作时，电路 43 时序状态的正确是必要的保证，同时也保证了电路的精度。此外，芯片设计时还可以采用Trimming技术[40]，在芯片内部设置一系列电阻，再通过EEPROM、融丝等技术修正芯片内部电阻的匹配性，从而在芯片封装前进一步提高带隙电路的精度。 4.4 本章小结 本章主要讲述了对LDO精度影响至关重要的模块——带隙基准源的设计。首先简要介绍了带隙基准的原理，然后给出两种结构有效的抑制了带隙基准电路电流失配和温度漂移等对输出精度的影响，最后讨论了带隙基准电路设计中的一些其它重要的设计考虑。本章主要是为下一章电路实现的带隙基准源电路设计提供依据和铺垫。 44 5 LDO系统芯片的设计与研究 前面已经讲述LDO系统设计的诸多方面，本章主要讲述LDO系统芯片的电路实现。首先我们先给出LDO系统功能模块图，如图5-1所示。图中主要包括三个部分：第一部分为LDO控制环路，包括调整管、误差放大器EAMP、前馈放大器AMP2和背栅控制模块等；第二部分为参考基准源VREF；第三部分为保护模块，主要介绍短路电流限制SCCL模块。下面我们一一讲述。 BACKGATE VINVOUTVFBSCCLEN－AMP2图5-1 LDO系统功能模块图 5.1 LDO控制环路的研究 本设计的控制环路是由两个负反馈环路组成。主控制环包括：调整管（PMOS），其源极用于电压输入，栅极用于调整控制调整管导通电阻，漏极用于输出调整后的电压；误差放大器比较输出电压的采样电压与基准电压，输出控制调整管栅极的上拉管；即组成了LDO的主控制环路，保证输出稳定和足够的精度。第二控制环中，前馈放大器AMP2取代了误差放大器的位置，直接比较输出电压与一个采样基准，输出控制调整管栅极的下拉管，该环路用于动态补偿LDO系统，加速系统瞬态响应。调整管 45 －EAMP＋VREF＋VSS 的栅极驱动缓冲器采用最简单有效的推挽式驱动级。下面我们详细介绍各功能模块。 5.1.1 调整管 调整管是控制环路中至关重要的一部分，它的选择主要决定于工艺技术和LDO性能的需要，同时它的选择直接决定了LDO系统的低压特性。在保证大负载能力的同时，我们希望调整管具有最小导通压降。因此我们在图5-2中给出了三种常用的调整管选择[41]，并在图中标出了其对应的电压降。下面我们详细对比一下三种选择。 INVSAT+-IN+VEC_ SATIN+2VBE-OUTPNP+VSD,SAT-OUTNPN DarlingtonOUTPMOS- 图5-2 调整管结构 首先我们比较负载能力。我们又知道双极型器件在输入电压相同的前提下，可以输出最大的负载电流。而MOS管的负载能力直接决定于其宽长比，增大宽长比会使版图面积过大，同时增大栅极驱动的难度。所以在设计选择时，我们要根据实际参数的需要仔细选择合适的调整管类型。 其次，调整管的导通压降的区别也很大：NPN Darlington管最小需要的导通电压消耗为VSAT+2VBE，约1.7~2.5 V左右；PNP管需要一个VEC,SAT，约0.3~0.6 V；而PMOS管只需要一个VSD，SAT，一般都在0.3 V以下，有些工艺甚至可以做到0.1 V。因此从提高转换效率、降低调整导通电压降上讲PMOS管作调整管更有利。 还有，MOS管是电压控制元件，而Bipolar是电流控制元件，所以相比之下， MOS管需要较小的静态电流。因此从功耗上讲，MOS管作调整管可以节省功耗。 最后就是速度问题。MOS管作为电压控制元件，电压是存储在栅极电容上的，因此改变就需要对栅电容充放电，那么速度上就慢一些，所以通常Bipolar作调整管其瞬态响应比MOS管的要好。 基于上述讨论，结合本设计低电压、低功耗的设计需求，我们采用PMOS管做设 46 计的调整管。同时选择MOS管还因为我们有背栅控制模块，可以进一步提高电路的负载和低压特性，背栅控制模块的电路我们后面再讲。 5.1.2 误差放大器 误差放大器是反馈回路中最重要的环节之一，其作用是比较输出采样电压与基准电压，产生误差放大信号，最终控制LDO调整管的导通电阻，实现电压调整。为完成此功能，再结合前面章节所讲，本设计中EAMP模块是提供高增益以保证LDO输出精度，因此我们这里采用差分输入对称运算跨导放大器（OTA，Operation Trans- Conductance Amplifier）结构，如图5-3（a）所示。 P3OUT_PINNINPINPOUTINN＋－OTAOUTC1N1N2N4(a)图5-3 误差放大器的拓扑结构图 (b) （a）对称OTA拓扑结构图； （b）误差放大器的两级放大及频率补偿结构图 采用图5-3（a）所示OTA结构，还因为该结构具有如下的特点： 1) 采用PMOS管做差动输入管，可以实现较低的共模电平输入，同时提供较高 的输入阻抗（输入阻抗无穷大）。同时为了实现一定的跨导要求，输入管用 PMOS管需要的尺寸也比较大，大尺寸的PMOS管可以更好的消除工艺不匹配造成的运放失调电压。 2) 输出采用共源共栅结构负载，输出阻抗非常高，即： ROUT=(gmN1ro1ro1)//(gmPro3ro4) （5-1） 3) 输出采用电流镜像的方法单端化，实现推挽式输出，这样OTA的输出摆幅 47 （Output Swing）也很大，即： 2VodN8+≤VO1≤VDD−VodP （5-2） 相当于一级共源和共源共栅级联，电路的交流小信号增益4) 同时该OTA结构， 也非常高，可以达到70 dB以上。 因此，误差放大器采用OTA结构是有利于我们电路的设计的。此外，为了进一步提高EAMP的增益，保证LDO的精度，我们需要再增加一级放大电路，以最终提供满足设计要求的EAMP增益。我们就采用了最简单的共源级放大电路来实现。同时考虑到EAMP的输出控制LDO调整管栅极驱动的上拉管栅极，为了确保该管正常工作，防止EAMP输出摆幅过大，在所设计的第二级共源放大电路时，采用了限幅结构实现了这一目的。具体的电路实现如图5-3（b）所示。 图5-3（b）中，N1管为共源放大管，N4和P3管通过与OTA结构的偏置匹配可以使电路的系统结构失配最小。N2管栅极接一个偏压，源漏分别跨接在共源放大管 N1的源漏两端，相当于一个电阻的作用，其加入致使第二级共源放大级增益有所下降，但可以限制N1输出摆幅过大，同时保证电流匹配不会对共源放大级产生影响，所以我们采用图示结构。 OTA 结构产生高增益，与共源放大级级联时，稳定性是大问题。前面说了OTA结构由于采用共源共栅负载，输出阻抗非常高，相对电路内部各节点阻抗都很低，这样采用在输出端直接并联电容的自补偿方式可以取得最佳补偿效果，如图5-3（b）所示。采用自补偿方式，还是因为本设计的特殊需要，即本设计的双环路动态补偿，我们希望补偿的零点动态补偿输出极点，而零点位置的确定需要误差放大器的主极点的确定，所以这里采用直接并联电容的方式，便于LDO电路的最终参数设计。 至此，对于LDO电路设计中至为关键的误差放大器EAMP电路我们就设计实现了。我们知道EAMP的增益直接决定了电路的稳态误差大小，即线性调整率和负载调整率等参数大小；但是电路增益通常又与相位裕度存在折衷，因此EAMP的设计需要仔细考虑的，尤其是两级放大器的级联处的补偿电容，一定要仔细设计。 48 5.1.3 前馈放大器 本设计是双环路LDO稳压器，顾名思义除了误差放大器以外，还需要应有一个放大器，按照我们的设计该放大器应一端直接输入LDO输出电压，构成负反馈回路稳定输出；另一端输入LDO调整管电流的采样信号，构成正反馈回路，极大的提高 LDO电路的动态响应性能。基于此，我们相应称该放大器的为前馈放大器。按照设计需要，我们希望该前馈放大器具有低增益、高带宽的特点，所以我们采用图5-4所示电路结构。 VININPINN＋PGPS1N1OUTVOUTVSS－AMPOUTOUT_NR1C1(a)(b)图5-4 前馈放大器的拓扑结构图 VSS （a）电流镜结构的放大器 ；（b）前馈放大器的示意图 图5-4（a）所示电流镜结构的放大器结构简单，广泛应用于模拟电路中。从图中我们可以看到电路最多需要考虑两个极点，而这两个极点都是MOS管栅极寄生电容所制，都不会很大，这样两极点都位于极高频，所以带宽的影响会很小。下面我们来分析增益。 图5-4（a）中两NMOS管作电流源负载，考虑到电流源内阻理论上是无穷大，那么我们将roN视为无穷大，则电流镜结构放大器的小信号增益为： VOUT ≈2gmP(roP//roN) （5-3） VINP−VINN 由此，我们可以看到电流镜结构的放大电路实际上就是实现了两倍的共栅放大增益。实际设计时为了使电路匹配性更好，我们在电路中采用两个串联的管子作电流源，一方面可以减小沟道调制效应对电流镜像的影响，使镜像电流更准确；另一方面这样 49 的结构可以进一步增大电流源的输出阻抗，使电路的性能更优。 结合前面第3章所讲双环路动态补偿的电路改进方法，我们需要该放大器工作在负反馈环路中，即如图5-4（b）所示。根据控制理论知识我们知道，在本电路中做共源放大负反馈，实现电压-电流负反馈（也称为电压并联负反馈），这样可以使电路的稳定性更好，使该比较器的单位增益带宽也更加大。具体分析如下： 我们先来看图5-4（b）所示电路的环路增益。我们选择在电路输出端断开环路，因为此处反馈网络的输入端是栅极输入，输入阻抗无穷大，这样断开电路负载的加载效应影响最小。同时因为INP端的输入为电流采样，这样我们在小信号分析时，相当于开路。这样小信号分析的电路图如图5-5所示。 P1P2OUTI1I2N3VIN 图5-5 前馈放大器环路小信号分析等效架构图 由图可以计算得电路环路增益为： VOUT =gmN3×{rI2//[(1+gmP2roP2)roN3+roN3]} （5-4） VIN ≈gmN3×(rI2//gmP2roP2roN3)AV,loop= 将前面所计算的电流镜放大电路开环增益带入这里就得到： AV,closed= AV,open2gmP2(roP2//rI2)= （5-5） 1+AV,loop1+gmN3∗(rI2//gmP2roP2roN3)考虑到电流源内阻为无穷大，同时假设电流镜放大电路的开环增益足够高，那么电路的闭环增益就应该为： AV,closed≈ 2 （5-6） gmN3roN3 50 至此，我们知道：加入共源级反馈回路后，在电路开环增益足够高时，电路的闭环增益只取决于N3管的器件参数。而这里N3管的漏电流又是采样调整管的负载电流，这样就实现了一个动态的补偿，使电路更加稳定。关于这部分的动态补偿的理论，在前面电路改进中已经详细讲过了，这里就不再赘述了。 至于高带宽的要求，我们知道负反馈环路使电路输出节点对应的极点向高频移动，这样就可以达到提高系统单位增益带宽的目的。电路中共源反馈回路使单位增益带宽增大（1+AV，loop）倍。 在图5-4（b）所示电路中还有两个设计考虑。一是调整管的电流采样，如果负载很轻，那么共源反馈的漏电流可以接近为零，此时电路就会失效，所以电路中特意增加了一个电流源IDC，用以保证电路的直流工作点的正常有效；二是前馈放大器对阶跃响应时，输入端的高频噪声信号要能抑制，所以电路中在输出特意增加了一个一阶 RC低通滤波网络，用以滤除阶跃响应时高频噪声信号。 5.1.4 背栅控制 INPINNVOUTVINP8OUT2OUT1P9VPINV1INV2INV3OUT1OUT2＋－PBVSSVSS(a)图5-6 背栅控制电路 (b) （a）迟滞比较器 ；（b）背栅控制结构产生PB电位 背栅控制（Back Gate Control）电路是我们提高LDO负载能力，降低最小Dropout电压非常有效的方法，而且电路产生的调整管衬底电位PB为LDO电路其他功能模块供电，也对LDO系统对电源纹波抑制有好处。实际的电路实现中，我们采用迟滞 51 比较器，比较输入电压VIN和输出电压VOUT，控制两PMOS管产生衬底电位，其电路实现如图5-6所示。 图5-6（a）所示为一典型迟滞比较器，其基本结构是电流镜比较器，前面一节已经介绍了。不同之处在于增加了电阻R2，并将OUT1反馈回来控制P7管，从而形成正反馈，实现了单边迟滞比较的功能。当VIN远大于VOUT时，输出OUT1输出低电位，OUT2输出高点位；随着VIN下降，逐渐接近VOUT一定值时，OUT1、OUT2输出翻转。这从图5-6（b）中讲就是输入电压比输出电压高较多时，P9管导通，P8截至，由VIN经P9产生PB电位；随着输入电压下降到接近输出电压时，P9管截至，P8导通，由VOUT经P8产生PB电位。这样就保证了在发生Dropout电压时，VSB正偏较大，极大地降低了Dropout电压。 我们这里连带的讲一下本设计中输入使能信号在电路内部的转换，如图5-7所示。 PBINV4INV5INV6EN1ENB2ENVSS 图5-7 三级串联的反向器产生互补信号 我们知道芯片的使能输入为高电平能保证使能信号的准确性，而电路内部设计有时又需要使能信号为低电平，这就造成了矛盾。同时为了保证信号在传输过程中避免受到干扰，采用互补的势能信号传输是最理想的方法。于是本设计中采用三个反相器在图5-7和图5-6（a）串联将使能信号EN转化为EN1和ENB2两个互补的使能信号。 中，都采用了该结构，该结构还有一个好处就是三个反相器的电源，是互补信号产生的先决条件，只有电源稳定后，才会送出有效的使能信号，这在整个LDO中确保了电路正常启动工作的时序。 图5-6（a）中还要说明VP电位的产生。与前面使能信号设计相似，考虑到迟滞比较器工作的稳定可靠，我们采用图5-8所示电路产生VP电位。 52 VINVOUT P10P11P12VPP13VINVOUT 图5-8 VP电位产生电路 图5-8所示电路中，考虑到亚阈值导电，VP电位基本上跟随VIN和VOUT两者较高的电位。具体的工作过程这里就详细分析了。这里重点说明图5-8中四个管子的衬底电位的选择。四个管子衬底都接VP电位。这主要是考虑当VDD1与VDD2电压相差比较大的时候，不会出现一个P管衬底电位比源漏电位低太多，导致衬底漏电的发生。图示的接法可以保证四个管子的衬底电位即使比源漏电位低也只是一个很小的值，不会使衬底二极管导通，从而可以保证电路正常工作。而且我们知道电路上电启动时，要经过一个较短的时间VP的电位才会建立，这样等迟滞比较器开始正常工作，就避免了VIN上电时对P9管的冲击，从而保证了电路的有效性。 5.2 带隙基准源的研究 LDO电路设计中，带隙基准源所提供的高精度参考基准是LDO系统性能的根本保障，我们前面介绍了两种方法，用以提高带隙基准的精度。本节将结合两种方法具体给出了实现电路，如图5-9所示。 图5-9（a）所示为经典PTAT电流产生电路，其最基本的原理是利用流过不同发射极面积的Q1、Q2管电流相等，从而在电阻R1上产生ΔVBE的压降，来得到与绝对温度成正比的PTAT电流。这里就不推倒而直接给出其电流公式为： 53 PTATPBENBP3Q3P1P2P6P7PBR4N8PTATP5Q4C1Q7Q8Q5R1R2R5R6Q6P4R7VBGR8VREFQ21∶N1VSSQ11∶N2R3R9(a)VSS(b) 图5-9 带隙基准源电路 （a）PTAT电流产生电路； （b）带隙基准产生电路 IPTAT= VTlnN1klnN1 =×T （5-7） R1qR1 由上式我们知道可以通过适当选取R1来得到合适的IPTAT。与常用典型PTAT电流产生相比，图5-9（a）所示电路中Q1、Q2的基极交叉耦合。这样形成负反馈，可以有效抑制两条支路电流的失配。此外P3管作为启动管，采用倒比管，可以简单有效的完成电路的启动。 图5-9（b）的带隙基准产生电路是第四章所讲两种方法的具体结合实现，包括运算放大器和带隙核心电路，以及完成指数补偿的电路单元。VBG是我们需要的带隙基准电压，一般设计值约为1.24 V，而我们需要参考电压为0.5 V，所以通过分压网络（R8和R9）得到VREF为0.5 V。具体的温度补偿以及指数补偿我们这里就不具体讨论了，我们直接给出带隙电压VBG的表达式为： VBG=VBE6+(R3+R7+0.5R5)(IPTAT+IEXP) （5-8） 其中IPTAT是P7管流过的电流除去运算放大器流过的电流，实际设计中该电流与运算放大器的电流比率由电阻R2和R3的比值调整；IEXP是N8管亚阈值导电的漏电流， 54 其大小的确定参见第四章所讲。 至此，对LDO电路至关重要的带隙基准电路就设计实现了。第四章所讲带隙电路设计的其他考虑，在图5-9中也是兼顾了的，比如：带隙电路的环路稳定性，我们用电容C1在运算放大器负向输入端作密勒补偿，实现了带隙电路的环路稳定。下面我们给出带隙电路的部分仿真结果图，从图中我们可以看到电路的最低工作电压为 1.8 V左右；而VIN由2.5 V到4 V变化时，线性调整率也仅有0.007%；温度由-20 ℃到140 ℃变化，VBG漂移也只有1.397 mV，约8.7 ppm/℃，完全可以满足设计需要 。 图5-10 带隙电路的启动特性仿真图 图5-11 带隙电路的线性调整率仿真图 55 图5-12 带隙电路的温度漂移特性仿真图 5.3 短路电流限制的研究 LDO最主要的功能电路模块前面已经实现了，但我们知道作为一个完整的系统，保护电路也是必不可少的，保护电路确保电路系统在各种异常情况下，都不会损坏。因此我们的设计中也要设计保护电路。常用的保护电路有过温保护、过流保护等，在此我们就不重点设计了。本节将重点设计短路电流限制模块，用以在LDO输出短路发生时，限制电流输出，甚至是减小电流输出，实现折返式短路电流限制。 VINR1R2VDDPBPGVOUTP1P10P11OUT_FP12OUT_POUT_FINNINPN8N9INNINP＋－AMPN7VSS(a)图5-13 LDO短路电流限制模块 (b) （a）恒流型短路电流限制模块电路图；（b）SCCL模块中运算放大器的电路图 56 恒流型短路电流限制模块电路如图5-13所示。其主要的工作原理是：通过P1管对LDO调整管负载电流采样，经过电阻R1产生一个电压信号，与设置的阈值比较，产生一个输出短路或负载过大的信号，通过该信号将LDO调整管栅极驱动上拉管的栅极电压OUT_P上拉到一个预设值，从而将输出电流限制在设定值。电路包括一个对称差分结构的放大器AMP和采样网络，以及偏置、反馈、控制电路等，其具体的 工作原理我们就不细讲了，这里直接给出LDO电路短路电流限制阈值的计算公式为： IL,MAX=IBIAS×MP:P1× R2 （5-9） R1 其中，IBIAS为电路中AMP的偏置电流；MP：P1为LDO调整管与P1管尺寸比。由式（5-9）可以看出，该阈值与IBIAS、MP:P1和R2成正比，与R1成反比。实际设计中，可根据需要、芯片引脚线宽等选择设定该值以满足需求。 此外电路中还有一个措施用来稳定运算放大器的输出OUT_F，那就是P12管的设计。该管在电路中共构成两条环路，一条内环是OUT_F输出直接经过P12管正反馈加速OUT_F的翻转；另一条是OUT_F控制OUT_P，然后影响P12的栅极电位，最终形成负反馈回路，稳定OUT_F的电位，最终使LDO输出电流稳定在预设值。 VDDP10P11OUT_FP12INNINPN8N9N14N7N13R4VOUTVSS 图5-14 折返式短路电流限制中AMP的电路图 57 我们知道短路电流限流是为了保护LDO电路在短路发生时，不会永久性的损坏。于是我们就希望短路发生时，将该电流减小则更有利于保护电路、节省功耗。因此，本设计中我们就设计采用折返式短路电流限制。为此我们再看式（5-9），短路电流限制的阈值与运算放大器的偏置电流直接相关，如果可以在输出短路时设法减小这个电流就应该可以相应减小该阈值，这就是我们折返式短路电流限制的基本原理，其中改进的运算放大器电路如图5-14所示。 图5-14中，我们首先把运算放大器的尾电流源分成两路，一路N7管，一路N13 管，并将VOUT反馈回来，通过一个电阻R4控制N14管的栅极，从而控制尾电流源N13管的通断。当短路发生时VOUT下降低于一个值时，N14管就关断一路尾电流，从而改变了短路电流限制的阈值。折返式短路电流限制的电路新阈值我们也直接给出其表达式为： IFOLDBACK=nIBIAS×MP:P1× R2 （5-10） R1 式中n为N7管漏电流与两路尾电流之和的比值，是我们设计时根据需要选择的。下面我们在图5-15中给出两个仿真曲线，分别为恒流短路电流限制和折返式短路电流限制的仿真曲线。 图5-15 恒流短路电流限制和折返式短路电流限制的仿真曲线 58 5.4 本章小结 本章结合第3、4章所讲的各种技术，具体设计实现了LDO的两路控制环和带隙基准电路，以及折返式短路电流限制电路。先是根据本设计低电压、低功耗的设计需求，决定采用PMOS管做设计的调整管。然后根据双环路动态补偿的原理，重点设计了误差放大器和前馈放大器，又设计了背栅控制电路用以提高电路的电流效率。对带隙基准采用新颖的带隙核心结构抑制电流失配，并利用指数电流进行二阶温度补偿。最后设计了短路电流限制电路，并改进为折返式短路电流限制电路，在短路发生时极大的节省了功耗。至此我们就设计实现了LDO系统电路，在接下来的一章里，我们将进行全局的性能仿真及分析。 59 6 LDO整体电路的仿真及分析 前文设计实现了LDO线性稳压器电路，本章将具体给出其部分性能仿真结果，并最后以表格形式给出LDO电路的全部性能参数。 6.1 直流（DC）特性仿真与分析 基于本设计低压低功耗的要求，在LDO稳压器的众多DC性能参数中，我们这里重点给出Dropout电压和静态功耗的DC仿真结果。线性调整率和负载调整率我们在瞬态仿真中再考察。 图6-1所示为LDO稳压器的Dropout电压特性仿真结果。设计中该参数越小，意味着一是稳压器的输入可以越小，即输入接近于输出也可正常工作；二是低压差工作可减小功耗，这两点使LDO可延长电池的工作时间。这里仿真是在输出电压1.5 V，负载电流为300 mA时进行的。由图中我们可以看到，输入电压由1.73 V开始下降，一直到1.723 V，输出电压无法保持，即LDO稳压器超出了其调整区，此时输入输出电压之差就为最小Dropout电压，约为223 mV，满足设计Dropout电压小于300 mV的要求。同时，调整管输出电阻最小为0.75 Ω。 图6-2所示为LDO稳压器的静态功耗随负载电流的变化曲线。静态电流是指稳压器正常工作时内部电路消耗的电流，等于输入电源电流减去输出电流，反映了稳压器内部静态功耗，该参数越小越可延长电池工作时间。由图中我们可以看到，稳压器的静态电流随负载电流的增大而增大。负载电流为10 mA时，静态电流约25 μA；在其最大负载电流300 mA处，静态电流为560 μA。这是由于本设计中，该指标主要由带隙基准电路、误差放大器和前馈放大器的工作电流以及限流电路的采样电流决定。而电路中前馈放大器和短路电流限制电路都有负载电流的采样，所以随着负载电流的增大，静态电流也线性增大。总的来说，静态电流的设计还是满足设计要求的。 60 图6-1 Dropout电压特性 图6-2 静态电流随负载电流的变化曲线 6.2 瞬态（TRAN）特性仿真与分析 我们知道LDO的瞬态性能是衡量其性能好坏的重要标准。尤其是线瞬态响应和负载瞬态响应更是决定了LDO稳压器的适用范围。而本设计中双环路动态补偿对系统性能的改善主要体现在瞬态响应中，下面我们就具体给出所设计的LDO稳压器的线瞬态响应和负载瞬态响应。 图6-3所示为LDO稳压器的线瞬态响应曲线。这里采用输出电压1.5V，负载电 61 流50 mA，负载电容2.2 μF，ESR为50 mΩ进行仿真验证。首先我们看图中曲线所显示的线性调整率，当输入电压由1.8 V变到2.6 V时，输出电压VOUT变化ΔV=1.64 mV，由公式计算得LDO稳压器的线性调整率仅为0.14%。参照前文所讲的线性调整率主要是受LDO环路增益的影响，而增益和带宽的折衷又限制了线瞬态响应的速度。但是我们从图中可以看出在线瞬态响应中其调节时间仅为43 μs。这就是双环路LDO稳压器引入回路的正反馈加速作用很好的体现。在输入电压阶跃变化时，前馈放大器快速响应，构成正反馈加速输出的重新建立。通过仿真验证了，设计完全满足要求。 图6-4所示为LDO稳压器的负载瞬态响应曲线。这里仿真是采用输入电压3.3 V，输出电压1.5 V，负载电容2.2 μF，ESR 为50 mΩ而进行的。同样我们首先来看图中曲线所显示的负载调整率，当负载电流由20 mA到180 mA变化时，输出电压VOUT仅变化了ΔV=1.08 mV，由公式计算得负载调整率仅为0.45%。与线性调整率一样，负载调整率主要也是受LDO环路增益的影响，为提高负载调整率，我们努力调高环路增益，可增益和带宽的折衷限制，使负载瞬态响应的速度很难满足。但是我们从图中可以看出在负载瞬态响应中其调节时间仅为37 μs。其原因与线性瞬态响应相同，都是前馈放大器引入正反馈的结果。仿真的结果很好的说明了双环路动态补偿LDO稳压器的设计是成功的，完全满足设计需求。 图6-3 线瞬态响应曲线 62 图6-4 负载瞬态响应曲线 6.3 交流（AC）特性仿真与分析 LDO稳压器作为直流线性电源，其对输入电源交流纹波的抑制能力和输出电压噪声这两个参数也是我们所重点关注的参数。其中电源纹波抑制反映稳压器输出对输入电源交流纹波的抗干扰能力，与纹波频率有关，通常与带隙基准电路的PSRR、误差放大器的PSRR、开环增益及电路中的零极点密切相关。而输出电压噪声是指在一定的输出电流和任意纹波（Ripple-free）的输入电压条件下，某一给定频率范围内（10Hz～100 kHz）的输出噪声均方根（RMS），仅仅LDO产生的噪声成为稳压器输出噪声电压/密度。实际的设计中，该参数与设计有关，与工艺制作也有很大关系。下面我们将给出具体的仿真结果。 图6-5所示为LDO输入电源纹波抑制仿真结果。图中有两条仿真曲线，一条是负载电流为50 mA；另一条是负载电流为100 mA。从图中可以看出，频率从100 Hz到10 kHz，纹波抑制都非常好，即使到了1 MHz左右基本上也有40 dB，由此可以说所设计的电路对输入纹波的抑制是满足系统要求的。对比两曲线，我们知道负载的增大对电源纹波的抑制是有影响的，不过该影响还是可以接受的。 63 图6-6所示为LDO输出噪声电压仿真结果。仿真是在输入电压3.3 V，输出电压 1.5 V，负载电流50 mA，负载电容2.2 μF，ESR为50 mΩ的条件下进行。从图中我们粗略结算得输出电压噪声为142 μV/Hz。完全满足设计需求。 图6-5 电源纹波抑制特性 图6-6 噪声特性 64 6.4 本章小结 本章具体给出了LDO稳压器部分性能仿真结果，包括最小Dropout电压、静态功耗、线瞬态响应、负载瞬态响应、电源纹波抑制和噪声特性等。最后为了系统方便的了解本设计，特在表6.1中列出LDO电路的全部仿真性能参数，并与目标参数对比。 表6.1 LDO系统性能总计 Specification System Target VIN I quiescent (no load) I quiescent (load current at 200mA) V Dropout (load current at 300mA) 1.8 ~ 7 V 1.8 ~ 7 V 25 μA 20~30 μA 370 μA - 223 mV <300 mV Ron 0.75 Ω <1.5 Ω I Load (VIN=3.3V, VOUT=1.5V) 350 mA 320 mA COUTPUT 2.2 μF 2.2 μF Temperature 140 ℃ 140 ℃ ΔV tr,max Line Regulation Load Regulation Accuracy 38 mV 0.14% 0.45% ± 2.8% <40 mV <0.6% <0.6% ± 3% 65 7 结论 低压差（LDO）线性稳压器凭借其电路结构简单，占用芯片面积小，低噪音、高纹波抑制等优点，以及在锂电池充电，低压数字电路电源等场合下广泛的应用，至今仍然是一个热点的研究方向。为了适应电源市场的发展需要，对于LDO稳压器的设计，关键是低压、低功耗，同时良好的系统稳定性和动态响应性能等。所以本文设计了一款双环路动态补偿的LDO稳压器以实现性能改善。 本文中，我们先介绍了LDO稳压器的基础知识，接着讨论稳压器设计中的各种设计折衷，并提出具体改进的方法实现，最后设计实现了LDO稳压器，并给出仿真结果。而且文中还介绍了带隙基准电路的两种改进措施，有效地抑制电流失配对基准的影响，实现二阶指数温度补偿，产生了高精度的带隙基准电压。 本设计中的创新点主要体现在以下几方面： 1) 采用双环路动态补偿的方法，补偿一对零极点进入稳压器控制环路。抛弃了经 典的输出极点为系统主极点的设计，而将主极点设定在误差放大器的内部，通过采样负载电流的变化，实现零点动态补偿输出极点的影响。同时，该方法降低了典型输出电容ESR补偿的强度，使稳压器实际应用范围更广。 2) 双环路动态补偿的同时，我们通过电流采样产生参考基准，从而引入正反馈进 入稳压器控制环路，该正反馈能有效地加速瞬态响应速度，改善系统性能。 3) 采样背栅控制技术，提高了稳压器负载电流能力，同时进一步降低了最小 Dropout电压，提高了电路的转换效率。而且通过背栅技术产生子模块电源，使系统对电源噪声的抑制也更强了，而且对输入输出电压的异常也能保证子电路电源安全有效。 也采样新颖的带隙核心电路有效抑制4) 对稳压器设计至关重要的带隙基准电路， 电流失配对基准电压的影响，同时利用亚阈值电流的指数关系进行二阶温度补偿，得到精度更高的带隙基准电压。 66 虽然稳压器的设计基本满足了需求，但是由于才疏学浅、缺乏经验，而且本人又是新手上路，设计中难免存在一些不足： 1) 稳压器的负载瞬态性能不够好，超调量还可以改进。而且还可以考虑将调整管 分成两部分，一部分误差放大器模拟控制；一部分采用比较器，数字驱动控制，这样可以进一步提高稳压器的动态性能； 2) 与国外同类设计相比，Dropout电压还可以降低。本设计虽然采用了背栅控制 降低了该参数，但是工艺上的改进将可以极大改进该参数，所以应提高工艺水平，进一步降低Dropout电压。 最后需要指出的是本文设计中得到的某些数据结果可以为后期产品研发提供参考。而且在制备工艺的支撑下，在电路和系统方面还有待进一步的完善。 67 致 谢 首先，感谢我的导师邹雪城教授的关怀和指导，是他给了我进一步学习、深造的机会，为我提供了工程中心这个大环境，使我能在良好的工作学习环境下，使用齐备的科研设施开展研究。同时，邹老师深厚的学术造诣，严谨的治学态度，丰富的科研经验和对事业孜孜追求的精神都使我受益匪浅，从导师身边学习到的所有知识都将是我人生最宝贵的财富，值此论文完成之际，谨向邹雪城教授表示由衷的感谢和崇高的敬意！ 然后，感谢武汉集成电路设计工程技术研究中心的领导和同事，他们给了我工作和生活上的很多帮助。正是在工程中心不到两年的时间里，使我从一个IC设计的门外汉成长为初级IC设计人员。同时在这难忘的两年里，我不光了积累了IC设计的经验，而且接受了岗前培训，结识了一批同道中人，与他们的讨论使我受益匪浅。 接着，要感谢两个项目组的组长和其他同学。他们包括程帅和陈卫洁两位组长以及涂熙、尹璐、田欢、王潇等同学。项目中，我们团结协作，甘苦与共；生活中，我们嬉闹娱乐，互帮互助。在论文写作时，他们也给了我很大的支持和帮助。 还要感谢刘三清教授，陈晓飞博士，郑朝霞博士生，感谢他们在读研期间给了我很多的指导和帮助，使我收获很大。 最后，感谢我的父母对我的养育之恩，他们在我漫长的求学过程中，无微不至的关怀着我的生活和身心，始终如一的支持我的学业，他们深深的爱是鞭策我奋发进取的动力。 再次对这三年来帮助过我的每一位老师、同学和朋友致以最诚挚的感谢，你们都是我终生难忘的良师益友，是他们让我乘风破浪，顺利航行。 二零零七年一月于华中科技大学 68 参考文献 [1] [2] 张立, 赵永健. 现代电力电子技术. 北京: 科学出版社, 1992. DC/DC转换器/LDO组合IC带来更长电池寿命，维普咨询: DEC.2002, pp.65. 赖凡, 低压差电压调节器技术发展动态. 微电子学，Aug.2004, Vol.34, No.4, [3] pp.416. [4] Bang S. Lee. Understanding the Terms and Definitions of LDO Voltage Regulators. Texas Instrument Application Report, SLVA079- October 1999. [5] Michael Day, Understanding LDO Dropout, Texas Instrument Application Report, SLVA207- May 2005. [6] Bang S. Lee. Technical Review of Low Dropout Voltage Regulator Operation and Performance. Texas Instrument Application Report, SLVA072- August 1999. [7] [8] Greeneich, Edwin W. Analog integrated circuits. Chapman and Hall.1996. John C. Teel, Understanding noise in linear regulators, Texas Instrument Inc., Power Management: Analog Applications Journal, 2Q 2005, pp.5~7. [9] Roy houydhury, D. Linear integrated Circuits. Ellis Harwood Litd. [10] Tom Kugelatadt, Fundamental Theory of PMOS Low-Dropout Voltage Regulators, Texas Instrument Application Report, SLVA068- April 1999. [11] Bang S. Lee, Understanding the stable range of equivalent series resistance of an LDO regulator, Texas Instrument Incorporated, Analog Applications Journal- 1999-11, pp.14-16. [12] Chester Simpson, Linear Regulators: Theory of Operation and Compensation, National Semiconductor Application Note 1148, May 2000. [13] P. R. Gray and R. G. Meyer, Analysis and Design of Analog Integrated Circuits. New York: John Wiley & Sons, Inc., 1993. [14] J. Wong, A Low-Noise Low Dropout Regulator for Portable Equipment, Powerconversion and Intelligent Motion, May 1990: pp. 38-43. 69 [15] G. A. Rincon-Mora and P.E. Allen, Study and Design of Low Dropout Regulators, submitted to IEEE Transactions on Circuits and System. [16] Gabriel A. Rincon-Mora, Current efficient, low voltage, low dropout regulators, Georgia Institute of Technology Atlanta, [Ph.D. Dissertation] (1996): pp.23~28. [17] Ramy Tantawy & Elizabeth J. Brauer, Performance Evaluation of CMOS Low Dropout Voltage Regulators, IEEE International Midwest Symposium on Circuits and Systems: pp.141~144. [18] Brian M. King, Advantages of using PMOS-type low-dropout linear regulators in battery applications, Texas Instrument Inc., Power Management: Analog Applications Journal, August 2000, pp.16~20. [19] 刘其贵, 李建中, 郭振东等, CMOS单片LDO线性稳压器的设计, 电路与系统学 报: Vol.7, No.4, Dec., 2002: pp.5~8. [20] Fan Hua and Feng Quanyuan, Design of an OP-AMP Based on a LDO regulator, 半 导体学报: Vol. 26, No.10, Oct. 2005. [21] P.E. Allen and D.R. Holberg. CMOS Analog Circuit Design (Second Edition). 北京: 电子工业出版社，2002: pp.206~218. [22] K. M. Tham and K. Nagaraj, A Low Supply Voltage High PSRR Voltage Reference in CMOS Process, IEEE Journal of Solid-State Circuits, Vol.30#5, May 1995: pp.586~590. [23] Gabriel A. Rincon- Mora, Allen, Tex. Optimized Frequency Shaping Circuit Topologies for LDOs. TI Company Inc.1998-7.Appl.No.:09/056568. [24] 胡寿松, 自动控制原理, 第三版. 北京: 国防工业出版社, 1998. [25] P. E. Allen, B.J. Blalock, and G. A. Rincon, Low-Voltage Analog Circuits Using Standard CMOS Technologies, Proc. International Symposium on Low Power Design, 1995, pp. 209~214. [26] J. P. Uyemura, Fundamentals of MOS Digital Integrated Circuits, Massachusetts: Addison-Wesley, 1998. [27] Linear/Switch mode Voltage Regulator Handbook. Fourth edition, 1989. [28] P.E. Allen and D.R. Holberg. CMOS Analog Circuit Design(Second Edition). 北京: 70 因篇幅问题不能全部显示，请点此查看更多更全内容