实验3.11 计数、译码和显示电路
一、实验目的：
1. 掌握二进制加减计数器的工作原理。
2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。
二、实验准备：
1.计数：
计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中触发器翻转的次序分类，可分为同步计数器和异步计数器；按计数器计数数字的增减分类，可分为加法计数器、减法计数器和可逆计数器等。 由JK触发器组成的十进制异步加法计数器如图3.11.1所示。 JcpKSdQ_QJcpKSdQ_QJQcp_KSdQJ1QJ2_cpQKSd＆＆进位HL图3.11.1 目前，各种类型的计数器已有专门的集成电路，例如CD4017，它是一片十进制计数/分频器，该器件具有10个译码输出端，每个译码输出通常处于低电平，且在时钟脉冲由低到高的转换过程中依次进入高电平，每个输出在高电平维持10个时钟周期中的1个时钟周期，输出10进入低电平后，进位输出由低转到高，并能与时钟允许端连成N级。表3.11.1为其功能表，图3.11.2是其管脚排列图。 表3.11.1：时钟 时钟允许 复位 L × L × H L × × H ↑ L L ↓ × L × ↑ L × ↓ L 输 出 状 态 不变 不变 计数器复位(Q0=H，Q1~Q9=L) 进到下一级 不变 不变 进到下一级
Q5116VDD Q1215CLR Q07314CLK1 Q20413__4CE Q6DC512COUTQ7611Q9 Q3710Q4 Vss89Q8
图3.11.2
另外一种可预计的十进制加减可逆计数器CD4510，用途也非常广，其引脚排列如图3.11.3所示，其中，PE为预计计数使能端，Cin为进位输入端，
P1 ~P4为预计的输入端，Cout为进位输出端，U/D
为加减控制端，R为复位端，CD4510输入、输出间
的逻辑功能如表3.11.2所示。
表3.11.2：
C U/D PR 工作状态 INE
1 × 0 0 停止计数
0 1 0 0 加法计数
0 0 0 0 减法计数 × × 1 0 预置数
× × × 1 复位 。 2. 译码与显示：
十进制计数器的输出经译码后驱动数码管，可以
显示0~9十个数字，CD4511是BCD~7段译码驱动集
图
161PVDDEQ165CinQ2119RQ31410U/D_Q4215CPCout74P112P213P33P4VSS8图3.11.3 167AVDDa131Bb122Cc116d103_DLTe94_BIf155LEVgSS148
成电路，其引脚排列如图
3.11.4所示。LT为试灯输入，BI为消隐输入，LE为锁定允许输入，A、B、C、D为BCD码输入，a~g为七段译码。CD4511的逻辑功能如表3.11.3所示。
LED数码管是常用的数字显示器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和内部结构如图3.11.5所示。
图3.11.4
cgeadfbh gfcomabafbgchdecomedcomch图3.11.5
表3.11.3： 输 入 输 出 LE BI LT D C B A a b c d e f × × 0 × × × × 1 1 1 1 1 1 × 0 1 × × × × 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 0 0 1 1 1 1 0 1 1 1 1 1 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 1 1 0 1 0 1 0 1 1 0 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 1 g 1 0 0 0 1 1 1 1 1 0 1 1 0 显示 8 消隐 0 1 2 3 4 5 6 7 8 9 消隐
1 1 1 1 1 1 0 1
三、计算机仿真实验内容：
1. 计数10的电路：
(1). 单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component” 栏中选取4093BD和4017BD各一只，如图3.11.6所示，将它们放置在电子平台上。
图3.11.6
(2). 单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component” 栏中选取“VDD”和地线，将它们调出放置在电子平台上。
(3). 双击“VDD”图标，将弹出如图3.11.7所示对话框，将“Voltage”栏改成“10”V，再点击下方“确定”按钮退出。
图3.11.7
(4). 单击电子仿真软件Multisim7基本界面左侧真实元件工具条“DIODE”按钮，从弹出的对话
框
“Family”栏中选“LED”，再在“Component” 栏中选取“LED_red”红色发光二极管共10只，如图3.11.8所示。将它们调出放置在电子平台上；其它元件调法不再赘述，将所有元件调齐并连成仿真电路如图3.11.9所示。
图3.11.8
图3.11.9
(5). 先将J1置低电平，再打开仿真开关，然后再将J1置高电平，观察发光二极管发光情况，并能解释电路工作原理。
2. 一位计数、译码和显示电路：
(1). 单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_5V”，再在“Component” 栏中选取4510BD和4511BD各一只，如图3.11.10所示，将它们放置在电子平台上。
图3.11.10
(2). 单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“Indicator”按钮，如图3.11.10所示，从弹出的对话框“Family”栏中选“HEX_DISPLAY”，再在“Component” 栏中选取“SEVEN_SEG_COM_K”，如图3.11.11所示，再点击对话框右上角
“OK”按钮，将共阴数码管调出放置在电子平台上。其它元件调法不再赘述。
图3.11.10
图3.11.11
(3). 将所有元件调齐并连成仿真电路如图3.11.12所示。
图3.11.12
(4). 打开仿真开关，将J1置低电平，J2置高电平，每次将J3从低电平改变成高电平，观察数码管变化情况；再将J2置低电平，重复上述实验，并能解释之。
四、实验室操作实验内容：
1. 计数10的电路：
图3.11.13是用两片数字集成电路CD4093和CD4017组成计数10的电路，其中CD4093为含有施密特触发器的四2输入与非门。
在 THD-1型(或Dais-2B型)数电实验箱上按图3.11.13接好电路，开关K1由低电平扳向高电平，观察计数电路输出端发光二极管的变化情况，并解释之。
VCC=5V16HLk132LED1Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9LED21214＆37R25K11447101LED3LED4CD4093R110KLED5LED6C47uF5CD401713158图3.11.13 LED7691112LED8LED9LED10
2. 验证译码和显示功能：
在THD-1型(或Dais-2B型)数电实验箱左上方选一片CD4011和数码管电路，将其下方的D、C、B、A (或8、4、2、1)四个孔分别接到4个钮子开关上，根据表3.11.3中，D、C、B、A的编码，逐行验证译码和数码管的显示情况，是否和理论上相符？
3．一位计数、译码和显示电路：
(1). 参阅计数集成电路CD4510的管脚排列图3.11.3(或图3.11.15)和译码驱动集成电路CD4511的管脚排列图3.11.4(或图3.11.15)及共阴数码管脚排列图3.11.5，按图3.11.14接线，组成一位计数、译码及显示电路。 Vcc=5VCD4510HLHLk2k1CD4511LTBIQ1Q2Q3Q4ABCDLEabcdefRCOMR100U/DcpPECin
图3.11.14
(2). 打开实验箱电源开关，先将CD4510的R端置“1”(复位)，数码管应显示“0”，再将R端置“0”。
(3). 将CD4510的U/D端置“1”，CP端与实验台单次脉冲输出孔相连，每按一次脉冲按钮，观察数码管的变化。
(4). 将CD4510的U/D端置“0”，CP端与实验台单次脉冲输出孔相连，每按一次脉冲按钮，观察数码管的变化，解释上述现象。
*3.设计一个两位计数、译码和显示电路：
(1). 利用THD-1型(或Dais-2B型)数字电路实验箱左上方的译码显示电路，即CD4511与数码管已经接好，只要求用两片CD4510设计好计数电路，画出完整电路图。
(2). 根据设计好的电路图在THD-1型(或Dais-2B型)数字电路实验箱上接好实验电路。
(3). 将CP端接实验台上连续脉冲(脉冲频率选1Hz)输出孔，实现自动加或减计数、译码和显示。
五、实验报告要求：
总结整理实验结果，解释计数、译码及显示过程。
六、实验设备及材料：
1. 仿真计算机及Multisim7软件。
2. THD-1型(或Dais-2B型)数字电路实验台。 3. MF-10型万用表。
4. 电子元件： 集成电路：CD4017一片、CD4093一片、CD4510两片、
CD4511一片；
共阴7段数码管1个；
100 欧姆、5.1k、10k电阻各一个； 47uF电容一个。
5. 附：集成电路管脚图 VDD143A133B123Q114Q104A94B8VDD16CLRCLK_CECOUTQ9Q41110Q8915141312＆＆＆＆CD409356712CD401734567812341A1B1Q2Q2A2BVSSQ5Q1Q0Q2Q6Q7Q3VSSVDD16CP15Q314P313P212Q2U/D1110_R9VDD16f15g14a13b12c11d10e9CD4510123456CD4511_7812PEQ4P4P1CINQ1COUTVSSBC_LT34_BILE5678DAVSS 图3.11.15 （注：可编辑下载，若有不当之处，请指正，谢谢!）
因篇幅问题不能全部显示，请点此查看更多更全内容