EMI/EMC设计经验总结
电容
一、电容的应用：
（一）电容在电源上的主要用途：去耦、旁路和储能。
（二）电容的使用可以解决很多EMC问题。
二、电容分类：
（一）按材质分类：
1、铝质电解电容：
通常是在绝缘薄层之间以螺旋状绕缠金属箔而制成，这样可以在电位体积内得到较大的电容值，但也使得该部分的内部感抗
增加。
2、钽电容：
由一块带直板和引脚连接点的绝缘体制成，其内部感抗低于铝电解电容。
3、陶瓷电容：
结构是在陶瓷绝缘体中包含多个平行的金属片。其主要寄生为片结构的感抗，并且低于MHz的区域造成阻抗。
应用描述：
铝质电解电容和钽电解电容适用于低频终端，主要是存储器和低频滤波器领域。
在中频范围内（从KHz到MHz），陶质电容比较适合,常用于去耦电路和高频滤波.特殊的低损耗陶质电容和云母电容适合月甚高频应用和微波电路。
为了得到最好的EMC特性，电容具有低的ESR（等效串联电阻）值是很重要的，因为它会对信号造成大的衰减，特别是在应用频率接近电容谐振频率场合。
（二）按作用分类：
1、旁路电容:
电源的第一道抗噪防线是旁路电容。主要是通过产生AC旁路，消除不想要的RF能量，避免干扰敏感电路。
通过储存电荷抑制电压降并在有电压尖峰产生时放电，旁路电容消除了电源电压的波动。旁路电容为电源建立了一个对地低阻抗通道，在很宽频率范围内都可具有上述抗噪功能。
要选择最合适的旁路电容，我们要先回答四个问题：
（1）需要多大容值的旁路电容
（2）如何放置旁路电容以使其产生最大功效
（3）要使我们所设计的电路/系统要工作在最佳状态， 应选择何种类型的旁路电容？
（4）隐含的第四个问题----所用旁路电容采用什么样的封装最合适？（这取决于电容大小、电路板空间以及所选电容的类型。） 其中第二个问题最容易回答，旁边电容应尽可能靠近每个芯片电源引脚来放置。距离电源引脚越远就等同于增加串联电感，这样会降低旁路电容的自谐振频率（使有效带宽降低）。
通常旁路电容的值都是依惯例或典型值来选取的。例如，常用的容值是1μF和0.1μF。简单的说，将大电容作为低频和大电流电路的旁路，而小电容作为高频旁路。
旁路电容主要功能是产生一个交流分路，从而消去进入易感区的那些不需要的能量。旁路电容一般作为高频旁路电容来减小对电源模块的瞬态电流需求。通常铝电解电容和胆电容比较适合作旁路电容，其电容值取决于PCB板上的瞬态电流需求，一般在10至470μF范围内。若PCB板上有许多集成电路、高速开关电路和具有长引线的电源，则应选择大容量的电容。
2、去耦电容：
去耦电容主要是去除高频如RF信号的干扰，干扰的进入方式是通过电磁辐射。而实际上，芯片附近的电容还有蓄能的作用，这是第二位的。主要是为器件提供信号状态在高速切换时所需要的瞬间电流，避免射频能量进入配电网络，为器件提供局部化的直流电压
源。去耦电容一般都采用高速电容。
高频器件在工作的时候，其电流是不连续的，而且频率很高，而器件VCC到总电源有一段距离，即便距离不长，在频率很，线路的电感影响也会非常大，会导致器件在需要电流的时候，不能被及时供给。而去耦电容可以i*wL+R＝Z高的情况下，阻抗．
引脚上通常并联一个去藕电容，这管脚处放置小电容的原因。（在vcc弥补此不足，这也是为什么很多电路板在高频器件VCC 样交流分量就从这个电容接地。）以减少开有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容主要功能是提供一个局部的直流电源器件，旁路电容和去耦电容都应尽在直流电源回路中，负载的变化会引起电源噪声。实际上，关噪声在板上的传播和噪声引导到地。特性，去。为了得到更好的EMC1/100到1/1000可能的靠近电源输入处以帮助滤除高频噪声。去耦电容的取值大约是旁路电容的），因为布线阻抗将减小去耦电容的效力。陶瓷电容常被用来去耦，其值决定于最快IC耦电容还应尽可能地靠近每个集成块（时钟信号，可使用100MHz到100nF的电容；对一个信号的上升时间和下降时间。例如，对一个 33MHz的时钟信号，可使用4.7nF 欧姆的电容。ESR值低于110nF的电容。选择去耦电容时，除了考虑电容值外，ESR值也会影响去耦能力。为了去耦，应该选择 。取0.01μF，，即10MHz取0.1μF100MHz 去耦电容的选用并不严格，可按C=1/F电压源，它在减少跨板DCRF能量。去耦电容还可以为器件供局部化的 去除在器件切换时从高频器件进入到配电网络中的 浪涌电流方面特别有用。形成瞬变的噪声电压。 当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，例如在数字电路中， 配置原则如下：配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法，以上的电解电容器的抗干扰效100uF 的电解电容器，如果印制电路板的位置允许，采用电源输入端跨接一个10～100uF （1） 果会更好。个芯片配置一个～10 ）为每个集成电路芯片配置一个0.01uF 的陶瓷电容器。如遇到印制电路板空间小而装不下时，可每4（2 以下）。而且漏
电流很小（0.5uA 在500kHz～20MHz 范围内阻抗小于1Ω，这种器件的高频阻抗特别小，1～10uF 钽电解电容器， 频率时的阻抗为多少？的去耦电容，在例：10nF1GHz.
Ωc=1/2πf*c=1/2*3.14*1GHz*10nF=0.016Xc=1/ω 的电解电容或钽电容。DC电压和电流恒定。储能电容一般采用10uF储能电容，主要用于保持器件 、滤波电容：3滤波电容用在电源整流电路中，用来滤除交流成分。使输出的直流更平滑。
4、旁路电容和去耦电容的区别
旁路电容用在有电阻连接时，接在电阻两端使交流信号顺利通过。
高频旁路电容一般比较小，根据谐振频率一般是0.1u，0.01u等，而去耦合电容一般比较大，是10u或者更大.
去耦电容用在放大电路中不需要交流的地方，用来消除自激，使放大器稳定工作。
旁路：从元件或电缆中转移出不想要的共模RF能量。这主要是通过产生AC旁路消除无意的能量进入敏感的部分，另外还可以提供基带滤波功能（带宽受限）。
我们经常看到在电源和地之间连接着去耦电容，它有三个方面的作用：一是作为本集成电路的蓄能电容；二是滤除该器件产生的高频噪声，切断其通过供电回路进行传播的通路；三是防止电源携带的噪声对电路构成干扰。
在电子电路中，去耦电容和旁路电容都是起到抗干扰的作用，电容所处的位置不同，称呼就不一样了。对于同一个电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling）电容也称退耦电容，
是把输出信号的干扰作为滤除对象。
去耦电容的引线不能过长，特别是高频旁路电容不能带引线。 说到电容，各种各样的叫法就会让人头晕目眩，旁路电容，去耦电容，滤波电容等等，其实无论如何称呼，它的原理都是一样的，即利用对交流信号呈现低阻抗的特性，这一点可以通过电容的等效阻抗公式看出来：Xcap=1/2лfC，工作频率越高，电容值越大则电容的阻抗越小。在电路中，如果电容起的主要作用是给交流信号提供低阻抗的通路，就称为旁路电容；如果主要是为了增加电源和地的交流耦合，减少交流信号对电源的影响，就可以称为去耦电容；如果用于滤波电路中，那么又可以称为滤波电容；除此以外，对于直流电压，电容器还可作为电路储能，利用冲放电起到电池的作用。而实际情况中，往往电容的作用是多方面的，我们大可不必花太多的心思考虑如何定义。本文里，我们统一把这些应用于高速PCB设计中的电容都称为旁路电容.
两者的区别：
从电路来说，总是存在驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流，由于电路中的电感，电阻（特别是芯片管 脚上的电感，会产生反弹），这种电流相对于正常情况来说实际上就是一种噪声，会影响前级的正常工作。这就是耦合。．
去藕电容就是起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦合干扰。旁路实际也是去藕合的，只是旁路电容一般是指高频旁路，也就是给高频的开关噪声提高一条低阻抗泄防途径。高频旁路电容或者更大，依据电路中分布参数，0.01u等，而去耦合电容一般比较大，是10u电容一般比较小，根据谐振频率一般是0.1u， 以及驱动
电流的变化大小来确定。旁路是把输入信号中的干扰作为滤除对象，而去耦是把输出信号的干扰作为滤除对象，防止干扰信号返回电源。这应该是
他们的本质区别。 在一个大的电容上还并联一个小电容的原因大电容由于容量大，所以体积一般也比较大，且通常使用多层卷绕的方式制作，这就导致了大电容的分布电感比较大（也
）。大家知道，电感对高频信号的阻抗是很大的，所以，大电容的高频性能不好。而一些小容量ESL叫等效串联电感，英文简称，因为一段导线也可以看成是一个电感的）ESL，由于容量小，因此体积可以做得很小（缩短了引线，就减小了电容则刚刚相反，这样它就具有了很好的高频性能，但由于容量小的缘故，对低频信ESL而且常使用平板电容的结构，这样小容量电容就有很小号的阻抗大。所以，如果我们为了让低频、高频信号都可以很好的通过，就采用一个大电容再并上一个小电容的方式。常使用的。而在数字电路中，一般要给每个，几百pF的瓷片电容，当频率更高时，还可并联更小的电容，例如几的小电容为0.1uFpF越靠近芯片越好），的电容到地（这个电容叫做退耦电容，当然也可以理解为电源滤波电容,芯片的电源引脚上并联一个0.1uF 因为在这些地方的信号主要是高频信号，使用较小的电容滤波就可以了。 一般滤波是用两个电容并联，一个大，一个小 0.1UF 100PF 并联如 这样大的可以滤除低频，而且还可以蓄容，是电压纹波降低 而小的电容滤除高频。起旁路作用 因为电容的特性是通高频，阻低频 这样组合比较好一般在高频地方，都接一个小电容，起旁路作用
C5（1000pF）是旁路电容器，用来用来完成在第一级放大器和第二级L2消除加在与VCC连接的电源线上 的数放大器之间的匹配。电感线圈L2的级间反馈。 特定的工作频率，MGA83563值取决于
的数值可以根据工作频率选择。电L2
的数值也与印制电路板材料、厚2感L 电路的版面设计有关。 RF度和电感L3被用来隔离RF输出信号到直
流电源去. 对于微波大功率供电电路
电感一般是不用的，尤其是高频，都
是设计为1/4λ的短路线。
损入输改需如果要善波回
耗，需要一个更好的输入匹
配的话，只需要简单地串联 隔直电容C3防止电源电压加到下一 一个电感即可。 .
级电路 旁路电容4C滤去高频信号
电阻提供偏置，引脚?通过10的电容旁路10pF端连接一个
.
到地 电阻接?500偏置电压通过 的电1000pF入一个100pF电容旁路到地。 电源端连接一个
容旁路到地。
100pF的旁路电容。
接线圈感压偏置电通过电?10偏置电压通过电感线圈、 入。和电阻接入，并连接100pF .
旁路电容器1000p
整调围作频率范可根据工 为时例如在1900MHz（ 5nH为在2400MHz时，）2.5nH。
CC=3V仅在,V是射频扼流圈L1，用于100nH时使用，推荐值为
提高输出级的电流。
的电容去耦。100pF和F?0.47
去耦，尤其是大功率输出的功放，一定要 匹配电容
用Q 值很高的电容，很小的等效电阻。电
容加在1/4λ短路线的尽头较好.
10nF 容值的分别的是选用1000pF、 。主要是用于滤波。10uF和
1/4对于微波大功率供电电路电感一般是不用的，尤其是高频，都是设计为λ的短路线。
图 4.4 电源偏置电路
在功放的偏置电路中，也可以是有电阻串连供电（如图 4.4），因为栅极大电流一般是很小的，加电阻对功放对偏置没有什么影响，还可以更好的改变偏置电源对功放对影响，增加电路的稳定性。如图4.4。电阻R2 一般取5～12 欧姆。R1 可以取大一 即可。1K 点，
）电容是把对于同一个电路来说，旁路（bypass把前级携输入信号中的高频噪声作为滤除对象，，也称带的高频杂波滤除，而去耦（decoupling 退耦）电容是把输出信号的干扰作为滤除对象。
地线铺铜：在一些模拟电路中，没有用到的区域会用一大片的接地（铺铜）来覆盖，用来提供屏蔽和提高去耦作用。但假如这块铜皮是浮 问题。接的（即没有接到地），这块铜皮的作用可能会相当于一个天线，可能产生EMC
，它的布线和器件间的电感影响较小，而接地电路形1MHz正确选择单点接地与多点接地：在低频电路中，信号的工作频率小于时，地线阻抗变得很大，此时应尽量降低地线阻10MHz 成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于，否则应采用多1/20～10MHz 时，如果采用一点接地，其地线长度不应超过波长的抗，应采用就近多点接地。当工作频率在1 点接地法。45 °角布线：布线，因为直角布线能在线内部边缘产生集中的场强，该场强产生的干扰噪音可以耦合到)(直角同过孔一样，要避免使用90°4545 °角布线的规则。°角布线代替。图25表示了一般附近的走线中。所以当改变走线方向时所有90°(直角)布线应用
电路LC
滤波效果差？LC 比RC PCB 设计中模拟电源处的滤波经常是用LC 电路。但是为什么有时大小与电感值和因为电感的感抗(reactance)滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。答：LC 与RC
滤波要付出的代价是电使用RC 频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。但是， 阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。 中的电磁干扰？请问怎样才能去除IC
）的问题，EMI（以及ESD一方面在布板时候要考虑 干扰，ESD 免受IC 。解决）ESD受到的电磁干扰，主要是来自静电（IC 答：
另一方面要考虑增加器件进行ESD 保护。目前有两种器件：压敏电阻（Varistor）和瞬态电压抑制器TVS （Transient Voltage
Suppressor）。前者由氧化锌构成，响应速度相对慢，电压抑制相对差，而且每受一次ESD 冲击，就会老化，直到失效。而TVS
是半导体制成，响应速度快，电压抑制好，可以无限次使用。从成本角度看，压敏电阻成本要比TVS 低。
设计屏蔽机箱时，根据哪些因素选择屏蔽材料？
答：从电磁屏蔽的角度考虑，主要要考虑所屏蔽的电场波的种类。对于电场波、平面波或频率较高的磁场波，一般金属都可以满足要求，对于低频磁场波， 要使用导磁率较高的材料。
电磁兼容性设计
电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电磁干扰。
（1）选择合理的导线宽度：由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流， 印制导线要尽可能地短。对于分立组件电路，印制导线宽度在1.5mm
左右时， 即可完全满足要求；对于集成电路，印制导线宽度可在0.2～1.0mm 之间选择。
（2）采用正确的布线策略：采用平等走线可以减少导线电感，但导线之间的互感和分
布电容增加，如果布局允许，最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平等走线。
5.4 印制电路板的尺寸与器件的布置
印制电路板大小要适中，过大时印制线条长，阻抗增加，不仅抗噪声能力下降，成本也高；过小，则散热不好，同时易受临近线条干扰。在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些，这样可以获得较好的抗噪声效果。时钟发生器、晶振和CPU 的时钟输入端都易产生噪声，要相互靠近些。易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路，如有可能，应另做电路板，这一点十分重要。
任一频率电磁波的波长为: 波长(λ)=光速(C)/频率(Hz)当缝隙长度为波长(截止频率)的一半时，RF 波开始以20dB/10 倍频(1/10 截止频率)或6dB/8 倍频(1/2 截止频率)的速率衰减。通常RF 发射频率越高衰减越严重，因为它的波长越短。当涉及到最高频率时，必须要考虑可能会出现的任何谐波，不过实际上只需考虑一次及二次谐波即可。
一旦知道了屏蔽罩内RF 辐射的频率及强度，就可计算出屏蔽罩的最大允许缝隙和沟槽。例如如果需要对1GHz(波长为300mm)的辐射衰减26dB，则150mm 的缝隙将会开始产生衰减，因此当存在小于150mm 的缝隙时，1GHz 辐射就会被衰减。所以对1GHz
频率来讲，若需要衰减20dB，则缝隙应小于15 mm(150mm 的1/10)，需要衰减26dB 时，缝隙应小于7.5 mm(15mm 的1/2 以上)，需要衰减32dB 时，缝隙应小于3.75 mm(7.5mm 的1/2 以上)。
可采用合适的导电衬垫使缝隙大小限定在规定尺寸内，从而实现这种衰减效果。 定在规定尺寸内，从而实现这种衰减效果。
一 混频器:
（一）混频器的性能参数:
1、 噪声系数和等效噪声温度比；
2、 变频损耗；
（1）失配损耗；取决于混频器的射频输入和中频输出两个端口的匹配程度；
（2）混频器二极管的管芯结损耗；主要由电阻和电容引起的；
3、 动态范围；指频率射频输入功率范围；
4、 双频三阶交调与线性度；
5、 工作频率；除了指明信号工作频率之外，还应注明本振频率可用范围和中频频率；
6、 隔离度；指个频率端口之间的隔离度；
7、 本振功率和工作点；指最佳工作状态时所需的本振功率，商用混频器一般要指明本振功率范围，如Pp=10～12dBm。本振功率变化时将影响到混频器的多项指标，本振功率不同时，混频器二极管工作点流不同，阻抗也不同，这就会使本振、信号、．
中频3个端口的匹配状态变坏，此外，也将改变动态范围和交调系数；不同混频器工作状态所需的本振功率不同，原则上本振功率越大，则混频器动态范围越大，线性度会改善，1dB压缩点上升，三阶交调系数也会改善。但本振功率过大时，混频管电流加大，噪声性能变坏。
8、 端口驻波比；
9、 中频输出阻抗；在70MHz中频时，中频输出阻抗大多是200～400Ω；
（二）混频器技术参数
1、本振输入频率；如2250MHz；
2、RF输入频率；如2500MHz；
3、本振输入功率；如5dBm；
4、RF输入功率；如-30dBm；
5、中频输出频率；如250MHz；
6、转换增益：如>10
7、噪声系数：<10
8、工作电压；如3.3V；
9、1dB压缩点；如>1dBm；
10、三阶交调截止点；如>11dBm；
二 锁相环
（一）工作原理
锁相环电路基本框架由4部分组成，即压控振荡器（VCO）、鉴相器（PD）、分频器（Div）和环路滤波器（LPF），如下：
foure 压控振荡 鉴相低通滤波器 VC P LPF
bak
分频器 Div
的输出频率随控制电压的升高而升高，即，大多数VCO：产生振荡信号，它的 1、压控振荡器（VCO）输出频率受直流电压控制 具有正斜率。 ）、2 分频器（Div：对输出频率进行分频，使频率降低，以便于处理。ffff的相位差，产生（输出）对应的进行相位比较，并根据和分频后的和 ）、3 鉴相器（PD：对输入的参考频率bakbakrefref 电压。准DC ：对鉴相器输出的电压进行滤波，为低通滤波器（LPF）VCO提供纯净的DC该低通滤波器也称为环路滤波器。控制电压, 4、fff产生相位差。此时，鉴相器会根据该相差输出偏离期望的频率，则和/PLL是一个频率相位的自动控制系统。如果refbakoutff对应的控制电压，迫使回到期望频率；当变化时，鉴相器的两个输入频率会产生一定的频差，接着鉴相器输出电压会refoutfffff变化到希使随着相差的大小而改变，迫使相等。也就是说，可以通过
改变变化到对应的频率，以保证和outrefoutrefbakff 能够用作频率合成器和调制/望的频率，同时解调器。还能够自动跟踪的变化，这个特点使PLLrefout
（二）锁相环系统的性能参数 重要指标：ff N与标称输出频率与参考源决定；之差，一般由分频数频率准确度：实际输出频率1、 0out-9-6f-ff 该指标一般由参),ppb(10/ 2、频率稳定度：在一定的时间间隔内，频率的相对变化程度（））或10（ppm电位为，00．
f 考源决定；reff 频率精度：相邻两个输出频率的最小间隔。对于整数分频，频率精度等于；对于小数分频，频率精度可为任意小；、3 ref VCO范围和锁相环芯片内的分频器共同决定的。、4 频率范围：锁相环系统输出频率范围。该指标由 换频时间：锁相环系统输出信号从一个频率切换到另一个频率时，输出从突变到重新进入稳定状态所用的时间。 5、频谱纯度：由输出信号的相位噪声和杂散来衡量，带内相位噪声主要由参考源、鉴相器和电荷汞决定；带外相位噪声主要 6、 VCO由决定。
@10KHz:-86dBc
@1KHz:-80dBc
@100KHz:-108dBc
@1MHz:-133dBc
因篇幅问题不能全部显示，请点此查看更多更全内容