您的当前位置:首页正文

西工大数字集成电路实验报告_实验2反相器(上)代码

2021-10-02 来源:客趣旅游网
1. 2. 计算出这个电路的VOH VOL及VIH VIL。(计算可先排除速度饱和的可能)

Vin=0时,VOH=2.5V

Vin=2.5时,假设NMOS 工作在临界饱和区:

W`IK/2(VinVT)2ID7.39104ADLVoutVinVT2.50.432.07v这样的话根据2.5ID1RLVoutID15.73106AID1ID,器件实际工作在线性区

2VOL`W[(VinVT)VOL]IDKL22.5IDRLVOLV2.5vin

W1.5/0.5将K`115106, L,VT0.43 RL75kohm代入

解得:

VOL0.04633V

由图得:VOH=2.5V, VOL=0.0356V. 当VinVout时,NMOS 工作在饱和区

W`2IDK/2(VinVT)L

2.5IDRLVout反相器阈值电压VMVinVout0.7932 此时 Vout2.512.9375(Vin0.43)2,gVMVV0.9082MIH|g|VVVOHVM0.5458ILM|g|

dVout2.525.875(Vin0.43)-6.8978 dVin

由图得:VIH=0.881V, VIL=0.0378V. SP文件:

.TITLE 1.2UM CMOS INVERTER .options probe .options tnom=25

.options ingold=2 limpts=30000 method=gear .options lvltim=2 imax=20 gmindc=1.0e-12 .protect

.lib'C:\\synopsys\\cmos25_level49.lib' TT .unprotect .global vdd

Mn out in 0 0 NMOS W=1.5u L=0.5u *(工艺中要求尺寸最大0.5u)

RL OUT VDD VDD

75k

VDD 0 2.5V

VIN IN 0 0

.DC VIN 0 2.5V 0.1V .op

.probe dc v(out) .end

2. 3. 分析电路噪声容限。计算NMH(高电平噪声容限)和NML(低电平噪声容限), 并使用HSPICE画出反相器的VTC曲线。 NMH=VOH - VIH=1.619V NML= VIL- VOL=0.0022V

SP文件:

.TITLE 1.2UM CMOS INVERTER .options probe .options tnom=25

.options ingold=2 limpts=30000 method=gear .options lvltim=2 imax=20 gmindc=1.0e-12 .protect

.lib'C:\\synopsys\\cmos25_level49.lib' TT .unprotect .global vdd

Mn out in 0 0 NMOS W=1.5u L=0.5u RL OUT VDD 75k

VDD

VDD 0 2.5V

VIN IN 0 0

.DC VIN 0 2.5V 0.1V .op

.probe dc v(out) .end

3. 4. 使用HSPICE画出RL=35k,*(工艺中要求尺寸最大0.5u) 75K,150k三种情况下的VTC。

(从左到右依次为RL=150k,75k, 35k) SP文件:

.TITLE 1.2UM CMOS INVERTER .options probe .options tnom=25

.options ingold=2 limpts=30000 method=gear .options lvltim=2 imax=20 gmindc=1.0e-12 .protect

.lib'C:\\synopsys\\cmos25_level49.lib' TT .unprotect .global vdd

Mn out in 0 0 NMOS W=1.5u L=0.5u RL VDD OUT 75k VDD

VDD 0 2.5V

VIN IN 0 0

.DC VIN 0 2.5V 0.1V .probe V(out) .probe V(in) .alter

.TITLE Exercise 2.1 RL = 150k RL Vdd out 150k .alter

.TITLE Exercise 2.1 RL = 35k RL Vdd out 35k .end

1. 5.对2的结果进行仿真验证。(tran 仿真;输入加脉冲,上升和下降时间都为5ns)

由图得:tPHL=; tPLH=SP文件:

.TITLE 1.2UM CMOS INVERTER .options probe .options tnom=25

s

.options ingold=2 limpts=30000 method=gear .options lvltim=2 imax=20 gmindc=1.0e-12 .protect

.lib'C:\\synopsys\\cmos25_level49.lib' TT .unprotect .global vdd

Mn out in 0 0 NMOS W=1.5u L=0.5u *(工艺中要求尺寸最大0.5u) RL OUT VDD CL OUT 0 3p VDD

75k

VDD 0 2.5V

Vin in 0 PULSE(0 2.5v 100n 5n 5n 5u 10u) .TRAN 1n 30u

.measure tran TPHL trig v(in) val=1.25 td=1n rise=2 targ v(out) +val=1.25 td=1n fall=2

.measure tran TPLH trig v(in) val=1.25 td=1n fall=2 targ v(out) +val=1.25 td=1n rise=2 .probe V(out) .probe V(in) .end

因篇幅问题不能全部显示,请点此查看更多更全内容