(12)发明专利申请
(10)申请公布号 CN 105099561 A (43)申请公布日 2015.11.25
(21)申请号 201510394060.0(22)申请日 2015.07.07
(71)申请人哈尔滨工程大学
地址150001 黑龙江省哈尔滨市南岗区南通
大街145号(72)发明人高伟 王国臣 张卓 夏秀玮
申忠斌(74)专利代理机构哈尔滨市松花江专利商标事
务所 23109
代理人岳昕(51)Int.Cl.
H04B 10/278(2013.01)H04B 10/25(2013.01)
权利要求书1页 说明书3页 附图6页
(54)发明名称
一种基于CPCI的光纤数据传输卡(57)摘要
一种基于CPCI的光纤数据传输卡，属于数据传输领域。所述光纤数据传输卡包括：数据采集及预处理单元和CPCI总线接口单元；所述数据采集及预处理单元是指光纤收发模块电路以及FPGA最小系统，所述光纤收发模块电路采用大规模FPGA实现对光纤收发模块的驱动和数据传输协议，其中数据传输协议可兼容用户端的光纤收发协议；所述CPCI总线接口单元用于实现传输卡与CPCI工控机之间的通信。本光纤数据传输卡可以实现高速、实时、可靠地传输数据，由于采用了模块化的设计思想，可以推广应用于雷达系统、声呐系统、卫星通信、视频传输等需要进行高速数据传输的领域。适用于需要光纤进行高速数据传输的场合。 C N 1 0 5 0 9 9 5 6 1 A CN 105099561 A
权 利 要 求 书
1/1页
1.一种基于CPCI的光纤数据传输卡，所述光纤数据传输卡包括：数据采集及预处理单元和CPCI总线接口单元；
所述数据采集及预处理单元是指光纤收发模块电路以及FPGA最小系统，所述光纤收发模块电路采用大规模FPGA实现对光纤收发模块的驱动和数据传输协议，其中数据传输协议可兼容用户端的光纤收发协议；
所述CPCI总线接口单元用于实现传输卡与CPCI工控机之间的通信。2.根据权利要求1所述的一种基于CPCI的光纤数据传输卡，其特征在于集成1个单模双向光纤收发模块，组成1路光纤通路，完成对数据的收发。
3.根据权利要求1所述的一种基于CPCI的光纤数据传输卡，其特征在集成一片PCI桥接芯片PCI9030，实现CPCI总线接口功能，其中CPCI接口可以实现CPCI工控机对板卡的访问和控制。
4.根据权利要求1所述的一种基于CPCI的光纤数据传输卡，其特征在于光纤收发模块采用Avago公司的HFBR-5208EMZ。
5.根据权利要求1所述的一种基于CPCI的光纤数据传输卡，其特征在于HFBR-5208EMZ的驱动和数据传输协议由FPGA完成。
6.根据权利要求1所述的一种基于CPCI的光纤数据传输卡，其特征在于CPCI总线的本地端控制逻辑和用于数据缓冲的异步FIFO都在FPGA内部通过逻辑设计实现。
7.根据权利要求1所述的一种基于CPCI的光纤数据传输卡，其特征在于扩展了一路RS232/485/422自适应串口。
8.根据权利要求1所述的一种基于CPCI的光纤数据传输卡，其特征在于扩展了一路高速UAB接口。
2
CN 105099561 A
说 明 书
一种基于CPCI的光纤数据传输卡
1/3页
技术领域
本发明涉及一种基于CPCI的光纤数据传输卡，可广泛应用于光纤通信的场合，实现高速数据的传输。
[0001]
背景技术
雷达系统、声呐系统、卫星通信以及视频传输等大数据量的信息传输对高速性和
稳定性提出了越来越高的要求。CPCI总线技术是PCI总线技术的升级，采用了新的板卡结构和互联方式，它的模块化、高可靠性、高带宽、可热插拔等特性使该技术可以适用于要求高可靠度的应用领域。通过光纤来实现数据的远距离、高速、实时传输具有很大的优势。[0003] 结合通信工程的实际需求以及CPCI总线技术与光纤传输的优点，研究基于CPCI总线技术的光纤数据传输卡。光纤数据传输卡是对前级目标信号进行采集，然后处理成后级目标所需的数据格式，并最终以各种形式输出的系统，主要包含输入输出单元、信号处理单元以及电源、时钟和数据缓冲单元等。
[0002]
发明内容
本发明的目的是设计一种基于CPCI总线的光纤数据传输卡，可广泛应用于要求高速数据稳定传输的场合。根据光纤数据传输卡的基本功能，总体上分为两部分：总体上分为两部分，一是数据采集及预处理单元，主要是指光纤收发模块电路以及FPGA最小系统，大规模FPGA实现对光纤收发模块的驱动和数据传输协议，数据传输协议可兼容用户端的光纤收发协议。二是CPCI总线接口单元，实现传输卡与CPCI工控机之间的通信。[0005] 采用标准CPCI 3U型板卡尺寸(图1)；集成一片大规模FPGA(Spartan-6LX系列)，完成对1路光纤数据的接收和发送控制，同时实现CPCI接口的控制(图2)；集成1个单模双向光模块，组成1路双向的光纤通路，完成对数据的收发；集成一片PCI桥接芯片，实现CPCI总线接口功能。CPCI接口可以实现CPCI主机设备对传输卡的访问和控制。
[0004]
附图说明
[0006] [0007] [0008] [0009] [0010] [0011] [0012] [0013]
图1基于CPCI的光纤数据传输卡结构图；图2光纤数据传输卡数据流示意图；
图3基于CPCI的光纤数据传输卡电路顶层视图；图4 FPGA配置电路图；
图5 PCI9030电路及其配置电路；图6 CPCI总线接口示意图；图7光纤收发模块电路图；
图8数据串并转换模块电路图；
[0014] 图9 USB接口；
[0015] 图10电源监视电路图；
3
CN 105099561 A[0016]
说 明 书
2/3页
图11时钟模块电路图；[0017] 图12光纤传输协议示意图。
具体实施方式
[0018] 本发明是基于CPCI总线的光纤数据传输卡的设计(图3)，一路单模光纤传输的数据经过光纤收发模块转化为串行的电信号，接着高速串行数据通信接收芯片CY7B933完成数据的串行转并行和数据的物理层解码，解码后的数据存入FPGA内的FIFO中，最后通过CPCI接口送入CPCI工控机的内存中。使用一片FPGA芯片完成了逻辑接口的互联以及CPCI本地控制器的功能，配合PCI9030桥接芯片实现了CPCI总线通信。[0019] 1.FPGA主芯片的选择[0020] 采用大规模的FPGA，可以在内部构造大容量的FIFO作为缓存，同时FPGA是本系统的主控芯片，光电转换模块、解串模块的控制电路和CPCI的本地总线控制器都需要在FPGA中实现，这就要求所选FPGA必须有足够的逻辑单元，本发明选用Xil inx公司生产的Spartan-6LX系列的XC6SLX9-2FTG256C芯片。[0021] 2.FPGA的配置电路
[0022] 配置是对FPGA进行编程的过程，每次上电后需要进行配置是基于SRAM工艺FPGA的一个特点。在FPGA内部，有许多可编程的多路器、逻辑、互连线接点和RAM初始化内容等，都需要配置数据来控制。FPGA中的配置RAM就起到这样一个作用，它存放了配置数据的内容。本发明使用了AS配置方式，FPGA的配置电路见图4。[0023] 3.CPCI总线接口的实现
[0024] 采用CPCI协议转换芯片PCI9030配合FPGA完成CPCI总线接口的设计，用单片FPGA实现信号的串并转换、数据缓冲以及时序协调和传输控制等以前使用分立元件实现的功能，完成数据的高速传输。CPCI总线接口示意图见图5。[0025] 4.PCI9030的配置
[0026] PCI9030本质上是一个桥接设备，负责把CPCI总线对某一段CPCI总线地址空间的各种操作(包括读、写等)转换为相应的本地总线上的操作。因此配置寄存器的任务就是要把某一段本地地址映射为CPCI总线地址，也就是说当X86主板CPU要访问本地地址空间时要知道其对应的CPCI总线地址。[0027] 本发明中，PCI9030的配置芯片E2PROM选用的是Microchip公司的93LC56B。该芯片直接与PCI9030连接，在系统复位后用于初始化配置PCI9030。93LC56B芯片的容量为2K字节，在其内部存储空间中存放了厂商标志、设备标志和本地总线的基地址空间、I/O空间、中断控制信号等信息。串行E2PROM的端口信号有以下几种：时钟信号(EECK)、读数据信号(EEDO)、写数据信号(EEDI)和片选信号(EESC)，分别和PCI9030相应管脚相连即可。图6是PCI9030的初始化配置电路。[0028] 5.光电转换及解串模块[0029] 本发明中，使用Avago公司的HFBR-5208EMZ进行光电转换(图7)，PCB设计中注意传输线的阻抗匹配为50欧。CY7B923/933是配套使用的高速串行数据通信芯片，其中CY7B923是发送芯片，CY7B933是接收芯片。解串电路模块由CY7B923和FPGA完成(图8)。[0030] 6.USB接口电路
4
CN 105099561 A[0031]
说 明 书
3/3页
USB接口使用FTDI公司生产的多功能的单通道USB2.0转UART/FIFO接口芯片FT232H实现，它可以通过EEPROM配置为多种不同的串行或并行接口。芯片支持3.3V的IO接口电平，适用于连接FPGA。FT232H有多种应用模式，其中USB转同步245并行FIFO模式的传输速度可达到40兆字节/秒，本传输卡的USB接口就采用这种模式。FT232H的USB接口电路图如图9所示。具有两种可选的供电模式，一是USB接口模块作为从机通过USB总线供电，二是USB接口模块作为主机自身供电，可通过跳帽以及装配电阻来选择供电模式。[0032] 7.电源监控模块电路
[0033] 选用Linear公司的六路电源监控芯片LTC2908CTS8-A1来实现对+5V、+3.3V和+1.2V电源的精密监控。当任何一路电压发生过压或欠压时，LTC2908CTS8-A1通过一个公共复位输出端对三路电源系统进行复位。电源监视和复位电路如图10所示。[0034] 8.时钟电路[0035] 本设计中，PCI9030的局部总线时钟和FPGA主时钟为50MHz，CY7B923/933的操作时钟为25MHz，为了保证时钟信号的质量，在有源晶振的输出端连接了一个时钟驱动器CDCVF2505。CDCVF2505驱动的时钟电路如图11所示。本设计中，PCI9030的局部总线时钟和FPGA主时钟采用了戴维南端接。戴维南端接采用一对上下拉电阻，以平衡驱动信号的高低电平逻辑，增加了信号源的驱动能力。[0036] 9.FPGA逻辑功能设计
[0037] FPGA主要完成时序协调和传输控制，以及数据流的串并转换和缓存。如图10 FPGA内部结构的逻辑设计包括内部信号源、信号接收器、对CY7B933的时序控制、双口RAM、数据控制模块、异步FIFO、CPCI本地控制器和PLL。
[0038] 硬件编程对数据的处理是按照数据的流向逐步完成的：进入FPGA的信号是经过CY7B933解串行后的8bit数据，时序逻辑控制CY7B933芯片正确工作；信号接收器对输入的高速串行数据进行分析，并将获得的信号送入双口RAM；双口RAM用于实现信号的串并转换，使输入的8bit串行信号转换为32bit数据位宽，同时实现时钟域的转换，另外通过乒乓操作实现数据的有序存取；数据控制模块用于产生双口RAM控制器的地址总线、数据总线和控制总线，实现数据从双口RAM至32bit的异步FIFO缓冲区的正确转移，用于CPCI总线交互；CPCI本地控制器用于控制PCI9030本地总线交互；PLL可以实现系统时钟的倍频、分频及延迟等时钟控制操作，通过该模块实现系统内不同时钟域的时钟分配；内部信号源是一个用于测试的模块，通过产生一个已知的有序的信号序列送至信号接收器，最终进入主机后进行检测，即可得知整个传输过程的正确性。[0039] 为了使串行数据高速可靠地传输，必须通过定义通信协议来降低数据的误码率。图12示意了整个协议的构成。光纤通信协议由物理层、链路层以及传输层组成。光缆是物理层的传输介质。链路层的传输波特率由待传输数据量决定，对数据进行8B/10B编码。传输层的功能由FPGA完成，FPGA对数据进行处理，形成由包头、地址码、包体、校验码以及包尾五部分组成的具有特定格式的数据包。包头说明了一个数据包的开始，地址码表明数据包的接收对象，数据长度、数据属性和有效传输信息都包含在包体里，检验码对数据进行校验，包尾说明了一个数据包的结束。
5
CN 105099561 A
说 明 书 附 图
1/6页
图1
图2
6
CN 105099561 A
说 明 书 附 图
2/6页
图3
图4
7
CN 105099561 A
说 明 书 附 图
3/6页
图5
图6
8
CN 105099561 A
说 明 书 附 图
4/6页
图7
图8
9
CN 105099561 A
说 明 书 附 图
5/6页
图9
图10
10
CN 105099561 A
说 明 书 附 图
6/6页
图11
图12
11
因篇幅问题不能全部显示，请点此查看更多更全内容