[12]发明专利申请公开说明书
[21]申请号200410095008.7
[51]Int.CI7
H01L 21/283H01L 21/314H01L 21/311H01L 21/336
[43]公开日2005年7月13日[22]申请日2004.11.18[21]申请号200410095008.7
[30]优先权
[32]2003.12.10 [33]US [31]10/730,892[71]申请人国际商业机器公司
地址美国纽约
[72]发明人凯瑟琳·L·萨恩格尔 拉加拉奥·加米
维加伊·纳拉扬南
[11]公开号CN 1638051A
[74]专利代理机构中国国际贸易促进委员会专利商标
事务所
代理人王永刚
H01L 21/8238
权利要求书 3 页 说明书 11 页 附图 15 页
[54]发明名称
用于场效应晶体管的超薄高K栅介质的制作方法以及超薄高K栅介质[57]摘要
提供了一种用来形成用于场效应晶体管的超薄高k栅介质的方法。此方法涉及到在衬底上淀积高k栅介质材料以及借助于对此高k栅介质材料执行减薄工艺而形成超薄高k介质。用来减薄此高k介质材料的工艺可以包含包括湿法腐蚀、干法腐蚀(包括气体团离子束(GCIB)加工)、以及混合损伤/湿法腐蚀的多种工艺的至少一种工艺。除此之外，本发明还涉及到用上述方法制作的用于场效应晶体管的超薄高k栅介质。
200410095008.7
权 利 要 求 书
第1/3页
1.一种用来形成用于场效应晶体管的超薄高k栅介质的方法，此方法包含：
在衬底上淀积高k栅介质材料；以及
借助于对所述高k栅介质材料执行减薄工艺而形成超薄高k介质，其中，超薄高k介质具有小于大约3nm的厚度。
2.权利要求1的方法，其中，高k栅介质材料具有至少大约7的介电常数，且超薄高k栅介质具有小于大约2nm的厚度。 3.权利要求2的方法，其中，高k栅介质材料具有大约10-25的介电常数，且超薄高k栅介质具有大约1-2nm的厚度。 4.权利要求3的方法，其中，高k介质材料选自金属氧化物、金属氮氧化物、金属氧化硅、金属氮氧化硅、金属氧化锗、金属氮氧化锗、以及它们的合金、混合物、或多层；其中的金属选自Al、Ba、Be、Bi、C、Ca、Ce、Co、Cr、Dy、Eu、Fe、Ga、Gd、Hf、In、La、Li、Mg、Mn、Mo、Nb、Ni、Pr、Sc、Sr、Ta、Ti、V、W、Y、Zn、Zr。
5.权利要求4的方法，其中，高k介质材料包含HfO2。 6.权利要求4的方法，还包含在衬底与高k栅介质之间淀积至少一个无金属的介质材料的界面层。
7.权利要求6的方法，其中，无金属的介质材料选自氧化硅、氧化锗、氮氧化硅、氮氧化锗、氮化硅、以及氮化锗。
8.权利要求1的方法，其中，减薄工艺选自湿法腐蚀、干法腐蚀、以及混合损伤/湿法腐蚀。
9.权利要求8的方法，其中，干法腐蚀工艺选自物理溅射、离子束腐蚀、反应离子刻蚀、以及气体团离子束加工。
10.权利要求8的方法，其中，减薄工艺包含混合损伤/湿法腐蚀处理。
11.权利要求10的方法，其中，混合损伤/湿法腐蚀处理包含作
2
200410095008.7权 利 要 求 书 第2/3页
为损伤处理的氩反应离子刻蚀。
12.权利要求1的方法，还包含高k介质材料的减薄后处理。 13.权利要求12的方法，其中，减薄后处理选自惰性气氛中的退火、反应气氛中的退火、以及用等离子体处理。
14.权利要求1的方法，还包含在减薄过程中或在减薄之后将额外的材料加入到栅介质，其中，额外的材料选自Al、B、Ba、Be、Bi、Br、C、Ca、Ce、Cl、Co、Cr、Dy、Eu、F、Fe、Ga、Gd、Ge、H、Hf、In、La、Li、Mg、Mn、Mo、N、Nb、Ni、O、P、Pr、S、Sc、Si、Sn、Sr、Ta、Ti、V、W、Y、Zn、Zr。
15.权利要求14的方法，其中，额外的材料包含N。 16.权利要求1的方法，还包含在执行所述减薄工艺之前，对所述高k介质材料进行退火。
17.一种用以下方法形成的用于场效应晶体管的超薄高k栅介质，此方法包含：
在衬底上淀积高k栅介质材料；以及
借助于对所述高k栅介质材料执行减薄工艺而形成超薄高k介质，其中，超薄高k介质具有小于大约3nm的厚度。
18.权利要求17的栅介质，其中，高k栅介质材料具有至少大约7的介电常数，且超薄高k栅介质具有小于大约2nm的厚度。 19.权利要求18的栅介质，其中，高k栅介质材料具有大约10-25的介电常数，且超薄高k栅介质具有大约1-2nm的厚度。 20.权利要求19的栅介质，其中，高k介质材料选自金属氧化物、金属氮氧化物、金属氧化硅、金属氮氧化硅、金属氧化锗、金属氮氧化锗、以及它们的合金、混合物、或多层；其中的金属选自Al、Ba、Be、Bi、C、Ca、Ce、Co、Cr、Dy、Eu、Fe、Ga、Gd、Hf、In、La、Li、Mg、Mn、Mo、Nb、Ni、Pr、Sc、Sr、Ta、Ti、V、W、Y、Zn、Zr。
21.权利要求20的栅介质，其中，高k介质材料包含HfO2。 22.权利要求20的栅介质，其中，制作所述介质的方法还包含在
3
200410095008.7权 利 要 求 书 第3/3页
衬底与高k栅介质之间淀积至少一个无金属的介质材料的界面层。 23.权利要求22的栅介质，其中，无金属的介质材料选自氧化硅、氮氧化硅、以及氮化硅。
24.权利要求17的栅介质，其中，减薄工艺选自湿法腐蚀、干法腐蚀、以及混合损伤/湿法腐蚀。
25.权利要求24的栅介质，其中，干法腐蚀工艺选自物理溅射、离子束腐蚀、反应离子刻蚀、以及气体团离子束加工。 26.权利要求24的栅介质，其中，减薄工艺包含混合损伤/湿法腐蚀处理。
27.权利要求26的栅介质，其中，混合损伤/湿法腐蚀处理包含作为损伤处理的氩反应离子刻蚀。
28.权利要求17的栅介质，其中，制作所述介质的方法还包含高k介质材料的减薄后处理。
29.权利要求28的栅介质，其中，减薄后处理选自惰性气氛中的退火、反应气氛中的退火、以及用等离子体处理。
30.权利要求17的栅介质，还包含在减薄过程中或在减薄之后将额外的材料加入到栅介质，其中，额外的材料选自Al、B、Ba、Be、Bi、Br、C、Ca、Ce、Cl、Co、Cr、Dy、Eu、F、Fe、Ga、Gd、Ge、H、Hf、In、La、Li、Mg、Mn、Mo、N、Nb、Ni、O、P、Pr、S、Sc、Si、Sn、Sr、Ta、Ti、V、W、Y、Zn、Zr。
31.权利要求30的栅介质，其中，额外的材料包含N。 32.权利要求17的栅介质，制作所述介质的方法还包含在执行所述减薄工艺之前，对所述高k介质材料进行退火。
4
200410095008.7
说 明 书
用于场效应晶体管的超薄高k栅介质的制作方法以及超薄高k栅介质
第1/11页
技术领域
本发明一般涉及到组合有高k栅介质的场效应晶体管(FET)和互补金属氧化物半导体(CMOS)器件。更确切地说是涉及到具有借助于对较厚的高k介质膜进行回腐蚀或减薄而形成的超薄高k栅介质的FET以及制作这些具有回腐蚀的栅介质的FET的方法。背景技术
场效应晶体管(FET)性能的改进通常受到FET尺寸缩小即所谓按比例缩小的设计方法的影响。当栅介质的尺寸被按比例缩小推向越来越更薄的等效氧化物厚度(EOT)时，高介电常数(高k)金属
氧化物和金属硅化物作为侯选栅介质材料就变得越来越有吸引力。这些材料更高的k(与二氧化硅相比)使之对于给定的EOT能够具有更大的物理厚度，从而对于1nm以下的EOT降低了器件的漏电并改善了可接受漏电数值的可能性。
对于超薄(＜2nm)(高k或常规)栅介质的使用，一般关心的是膜厚度的控制。小至1埃的非有意厚度变化能够在15埃栅介质中产生一个数量级的漏电变化，这是非常不希望的一种情况。另一方面，越来越希望利用集成电路不同部分中的不同栅介质厚度。例如，对于电路临界器件采用低的EOT(以便提供高的性能)以及对于其它电路器件采用中等的EOT(低的功耗)，能够优化集成电路的总体功耗和速度。
尽管有一些潜在的优点，但也存在着有关使用高k材料作为FET器件中的栅介质的大量可能的关注。例如，许多高k栅介质可能使硅的迁移率明显地降低，这是一种可能或不可能利用超薄高k层和/或特
5
200410095008.7说 明 书 第2/11页
殊设计的界面层来减轻的效应。热稳定性也是对高k介质与栅材料的某些组合的可能关注。作为一种防止与后续淀积的导电栅材料之间不希望有的相互反应以及减弱不希望有的界面层生长的方法，已经研究了对高k材料顶部表面进行“氮化”的各种方法。但难以得到所希望的氮浓度分布(数量和深度分布)而不损伤高k膜和/或半导体衬底。 其它的关注是将诸如HfO2之类的高k栅介质按比例缩小到小于1.5-2.0nm的物理厚度的可行性。在生长的早期阶段，这些膜通常以小岛成核，倾向于不连续。目前还不清楚对现有原子层化学气相淀积(ALCVD)和金属有机化学气相淀积(MOCVD)工艺的改进(例如
引入前体、淀积条件的改变、和/或新的表面处理)，是否能够产生所希望厚度的连续的无缺陷的膜。
考虑到上述问题，可能希望有用来形成用于FET的超薄高k栅介质(以及用来形成具有超薄高k栅介质的FET)的其它方法。发明内容
本发明提供了一种用来形成用于场效应晶体管的超薄高k栅介质的方法。此方法包括在衬底上淀积高k栅介质材料以及借助于对此高k介质材料执行减薄工艺而形成超薄高k介质。此高k栅介质材料例如可以具有至少为大约7的介电常数，例如介电常数约为10-25。超薄高k介质例如可以具有小于大约3nm的厚度，例如厚度小于大约2nm，厚度约为1-2nm。此高k介质材料例如可以选自金属氧化物、金属氮氧化物、金属氧化硅、金属氮氧化硅、金属氧化锗、金属氮氧化锗、它们的合金、混合物、或多层，其中的金属可以选自Al、Ba、Be、Bi、C、Ca、Ce、Co、Cr、Dy、Eu、Fe、Ga、Gd、Hf、In、La、Li、Mg、Mn、Mo、Nb、Ni、Pr、Sc、Sr、Ta、Ti、V、W、Y、Zn、Zr。
用来减薄高k介质材料的工艺可以包括例如湿法腐蚀、干法腐蚀、和/或混合损伤/湿法腐蚀中的至少一种，见例如论文K.L.Saengeret al.，Mat.Res.Soc.Symp.Proc.，745 79(2003)。至少一种减薄工艺之后，
6
200410095008.7说 明 书 第3/11页
可以可选地对高k栅介质进行至少一种减薄后处理，例如在惰性气氛中退火，在反应气氛中退火，和/或等离子体处理。此外，在减薄过程中或在减薄之后，可以将额外的材料可选地加入到栅介质中。
在另一实施方案中，本发明涉及到一种用于场效应晶体管的超薄高k栅介质，其中用来形成栅介质的工艺包括在衬底上淀积高k栅介质材料以及借助于对所述高k介质材料执行减薄工艺而形成超薄高k介质。用来形成栅介质的工艺还可以包括至少一个上述可选加工步骤。附图说明
结合附图考虑本发明的下列详细描述，本发明的这些和其它特点将变得明显，在这些附图中：
图1A-1D在剖面图中示出了有关用来制作一个或多个具有超薄高k栅介质的场效应晶体管的本发明的方法的各个步骤；
图2A-2F在剖面图中示出了用来产生超薄栅介质的二种不同回腐蚀方法的例子；
图3A-3D在剖面图中示出了回腐蚀或减薄工艺如何以空间选择方式被用来改善栅介质的厚度均匀性(3A-3B)或用来提供图1D的场效应晶体管的二种不同厚度的栅介质(3C-3D)；
图4A-4E在剖面图中示出了将材料加入到回腐蚀的栅介质的二种不同方法的例子；而
图5A-5F示出了三种减薄工艺之前和之后的原子力显微图象。具体实施方式
本发明提供了一种制作具有超薄高k栅介质的场效应晶体管的方法。至于此处所用的“高k栅介质”通常指的是介电常数例如至少约为7，例如约为1--25的介质材料。至于此处所用的“超薄”高k介质通常指的是厚度例如小于大约3nm，例如厚度小于大约2nm，大约1-2nm的介质材料。借助于对较厚的介质膜进行回腐蚀或减薄，来形成FET的超薄高k栅介质。此回腐蚀方法能够使被回腐蚀的高k介质
7
200410095008.7说 明 书 第4/11页
膜的厚度小于2nm，并比直接生长到这一厚度的高k膜更平滑且更连续(因而漏电更小)。由于在淀积或生长栅介质之后能够减小选定区域中的膜厚度，故此回腐蚀方法还能够方便栅介质的厚度的控制和/或精细调整。
栅介质的减薄可以用各种工艺来进行，包括湿法腐蚀(例如在含HF的水溶液中)、干法腐蚀(例如物理溅射和/或反应离子刻蚀)、以及混合损伤/湿法腐蚀工艺(例如低能离子轰击以形成表面损伤层，随之以湿法腐蚀以清除损伤层)。
在本发明的一个实施方案中，以空间选择的方式来进行减薄，以便提供包含具有不同栅介质厚度的多个FET器件的集成电路。在本发明的另一实施方案中，以空间选择的方式来进行减薄，以便修正起始的晶片尺度厚度不均匀性，从而提供具有大致相同的栅介质厚度的多个FET。
在本发明的再一个实施方案中，可以在减薄过程中或在减薄之后将额外的材料加入到栅介质中。例如，若用诸如包含含氮气体团的气体团离子束(GCIB)之类的工艺来进行减薄，则可以在减薄过程中将氮加入到栅介质中。或者，减薄的介质可以与额外的介质材料重叠或被额外的介质材料填充，以便形成复合介质。例如，减薄的介质能够用作额外高k介质再生长的籽晶层，或用作额外介质材料能够被淀积(或利用已经在衬底上或衬底中的材料的氧化或氮化而被生长)在其中或其上的基质。
在有关本发明的实施方案中，得到的被减薄的介质可以被退火(在反应气氛中或惰性气氛中)或处理，以便修复损伤并改善器件特性。
图1A-1D示出了有关本发明的一个实施方案。图1A示出了淀积高k栅介质20之后的半导体衬底10。图1B示出了高k栅介质20已
经被减薄或回腐蚀以形成超薄高k栅介质21之后的图1A结构。图1C示出了淀积和图形化导电栅结构30之后，进一步加工以形成源和漏区(未示出)之前的图1B结构。图1D示出了图1C的减薄介质21如何
8
200410095008.7说 明 书 第5/11页
被用来在包含半导体区10和绝缘浅沟槽隔离区50的复合衬底40上形成多个FET器件。
应该指出的是，相同的回腐蚀工艺可以被用来形成其它设计的FET的超薄高k栅介质，见例如论文Kedzierski et al.，“Metal-gateFinFET and full-depleted SOI devices using total gate silicidation”，IEDM Tech.Digest，p247(2002)，或其它工艺流程，例如位移栅工艺流程的FET的超薄高k栅介质，见例如论文Guillaumot et al.，“75nmDamascene Metal Gate and High-k Integration for Advanced CMOSDevices”，IEDM Tech.Digest，p355(2002)。
高k栅介质20可以包含任何金属氧化物、金属氮氧化物、金属氧化硅、金属氮氧化硅、金属氧化锗、金属氮氧化锗、以及上述材料的合金、混合物、或多层。金属氧化物、金属氮氧化物、金属氧化硅、金属氮氧化硅、金属氧化锗、或金属氮氧化锗中的金属可以选自Al、Ba、Be、Bi、C、Ca、Ce、Co、Cr、Dy、Eu、Fe、Ga、Gd、Hf、In、La、Li、Mg、Mn、Mo、Nb、Ni、Pr、Sc、Sr、Ta、Ti、V、W、Y、Zn、Zr。
此外，高k栅介质20可以在衬底界面处或作为多层介质叠层的组成部分包含一个或多个额外的无金属的介质层，例如氧化硅或氧化锗层、氮氧化硅或氮氧化锗层、或氮化硅或氮化锗层。
在减薄之前，高k栅介质20可以被可选地退火。可以在从介质淀积温度到大约1200℃的温度下，优选在大约400-1100℃的温度下，更优选在大约600-1000℃的温度下进行退火。退火时间可以约为1秒钟到大约几个小时，例如从1秒钟到大约10分钟。可以在反应气氛或惰性气氛中退火，这些气氛可以包括例如气体、等离子体、和/或选自或产生于He、H2、Ar、Kr、Xe、N2、O2、H2O、CH4、CO2、NH3
的原子团、其它含碳气体、其它含氮气体、其它含氢气体、其它含氧气体、含卤素气体、以及上述气体的混合物。
高k栅介质20的减薄可以用各种工艺来进行，包括单独的湿法腐蚀(例如在含HF的水溶液中)、干法腐蚀(例如物理溅射反应离
9
200410095008.7说 明 书 第6/11页
子刻蚀和/或气体团离子束(GCIB)加工)、以及混合损伤/湿法腐蚀(例如低能离子轰击或注入以形成表面损伤层，随之以湿法腐蚀以清除损伤层)。例如在Mitsuhashi等人的美国专利申请No.US
2003/0104706中，描述了混合损伤/湿法腐蚀工艺。在2002年6月13日提交的D.A.Buchanan等人的美国专利申请No.10/170914中，也进行了描述，其整个内容在此处被列为参考。
对于(i)减薄工艺涉及到湿法腐蚀步骤以及(ii)介质20包含具有不同的湿法腐蚀灵敏度的结晶和非晶区的空间不均匀的混合物的情况，减薄前晶化退火是特别可取的。例如，某些HfO2膜可能要求非常强的退火(例如N2中1000℃下1分钟)以使膜底部1-2nm完全结
晶。对结晶不完全的膜进行湿法腐蚀，若膜的非晶区在其结晶区不被腐蚀时被腐蚀，则通常会引起糙化。
可以可选地对借助于减薄高k介质20而产生的超薄高k栅介质21进行至少一种减薄后处理。例如超薄高k栅介质可以被退火(在反应气氛或惰性气氛中)或处理(例如用等离子体)，以便修复任何加工损伤并改善栅介质特性。可用于此的反应气氛或惰性气氛包括例如气体，等离子体，和/或选自或产生于下列气体的原子团：He、H2、Ar、Kr、Xe、N2、O2、H2O、CH4、CO2、NH3。具有潜在应用的其它反应气氛或惰性气氛包括其它含碳气体、其它含氮气体、其它含氢气体、其它含氧气体、含卤素气体、以及上述气体的混合物。
图2A-2F示出了用来形成超薄高k栅介质的二种不同回腐蚀方法的例子。图2A-2C示出了用于减薄的混合损伤/湿法腐蚀工艺的各个步骤。图2A示出了衬底10上的介质60(待要减薄)。若有需要，在减薄工艺之前，介质60可以在惰性气氛或反应气氛中被退火。然后对介质60进行能量粒子轰击70。如图2B所示，能量粒子轰击70通常会由于溅射而清除小部分介质(区域80所示)。能量粒子轰击70还会留下损伤层90和未被损伤(或损伤小的)层100。然后，用不冲击未被损伤(或损伤小的)层100的湿法腐蚀工艺选择性地清除损伤层90。然后在惰性气氛或反应气氛中，层100被可选地退火或处理(例如用
10
200410095008.7说 明 书 第7/11页
等离子体)，以便修复任何加工损伤并改善栅介质特性，留下超薄高k栅介质110。
通常可以用离子束腐蚀、等离子体腐蚀、或反应离子刻蚀工艺，来实现能量粒子轰击70。
图2D-2F示出了用来减薄衬底10上的栅介质60的干法腐蚀工艺的各个步骤。若有需要，在减薄工艺之前，介质60可以在惰性气氛或反应气氛中被退火。然后对介质60进行能量粒子轰击120。与图2A的产生损伤的轰击70相反，图2D的轰击120主要用来清除材料。与轰击70相似，通常可以用离子束腐蚀、等离子体腐蚀、或反应离子刻蚀工艺，来实现轰击120，虽然轰击120的能量通常比较低和/或时间比较长。如图2E所示，轰击120清除了介质的大部分(区域130所示)，留下薄的损伤层140和未被损伤(或损伤小的)层150。然后，层140和150被可选地退火，以便修复任何残留的加工损伤并产生图2F的超薄高k栅介质层160。
用于轰击120的离子束腐蚀、等离子体腐蚀、或反应离子刻蚀工艺的例子可能包括诸如Ar之类的惰性气体中的物理溅射腐蚀或利用含卤素团离子的气体团离子束(GCIB)加工。GCIB加工是一种用于半导体器件制造的比较无损伤整平和减薄的具有高精度的显露技术。在GCIB中，大约1000(或以下)到30000个原子或分子，在大约
1-30keV(每个原子大约1eV)下被引向待要减薄的膜。此团处于用预先编程的保持时间扫描膜的平行束中。此团可以由单一元素(例如Ar、N2、或O2团)或由多个元素(例如含百分之几的CF4，SF6，NH3，或O2之类的反应气体的Ar)组成。在与工件碰撞时，团分解成其原子组分，并与工件表面反应和/或修正工件表面。对于GCIB的一般讨论，可参见例如论文Yamada et al.，“Surface processing by gas clusterion beam at the atomic(molecular)level”，J.Vac.Sci.Technol.，A 14781(1996)，其整个内容在此处被列为参考。
图3A-3B示出了其中以空间选择方式使用回腐蚀或减薄工艺的本发明的实施方案如何改善起始不均匀的栅介质的厚度均匀性。图3A
11
200410095008.7说 明 书 第8/11页
中不均匀的栅介质200承受了不均匀的减薄工艺220。不均匀的减薄工艺220可以是例如在膜比较厚时利用扫描速率被编程为提供较长保持时间的平行束的GCIB腐蚀。可以利用与测量工具组合的反馈回路，在减薄工艺开始之前或在减薄过程中对扫描速率(或保持时间)进行编程或设定。图3B示出了得到的具有FET栅30的厚度均匀的超薄高k栅介质201。正如上述的实施方案，超薄高k栅介质201可以被可选地退火(在惰性气氛或反应气氛中)或处理(例如用等离子体)，以便修复任何加工损伤并改善栅介质特性。
图3C-3D示出了本发明的一个实施方案，其中，减薄可以以空间选择的方式被用来提供包含具有不同栅介质厚度的多个FET器件的集成电路。图3C中均匀的栅介质210承受不均匀的减薄工艺。此不均匀的减薄工艺可以是例如通过掩模中的窗口施加的均匀减薄工艺，或(如图3C所示)是以空间选择方式施加的无掩模的减薄工艺230。图3D示出了得到的栅介质211/212上的栅30，栅介质包含具有第一厚度的栅介质212和具有不同于第一厚度的第二厚度的超薄高k栅介质211。如上所述，超薄高k栅介质201可以被可选地退火(在惰性气氛或反应气氛中)或处理(例如用等离子体)，以便修复任何加工损伤并改善栅介质特性。若希望FET具有二个以上的栅介质厚度，则可以用相同的方法来减薄栅介质的其它区域。
应该指出的是，图3C-3D的空间选择回腐蚀工艺也能够被用来形成具有不同介质厚度的一个或多个电容器。若需要从面积相同的电容器得到不同范围的电容，或若希望较大电容时减薄有利于增大电容器面积，则对于芯片上电容器来说，这是有用的。例如，可以淀积HfO2层和HfSiOx覆盖层，以便形成双层HfO2/HfSiOx晶片上电容器介质，然后在选定的区域内选择性地湿法腐蚀HfSiOx介质，以便留下单层HfO2。
在本发明的另一实施方案中，可以在减薄过程中或减薄之后，将额外的材料加入栅介质。例如，图4A-4B示出了若用包括含氮离子的离子束或GCIB进行减薄，氮如何在减薄过程中被加入到栅介质。图
12
200410095008.7说 明 书 第9/11页
4A示出了减薄之前的栅介质250。图4B示出了具有底部层252和氮化的表面层253的减薄了的栅介质251。除了氮之外，其它元素也可以在减薄过程中或在减薄之后被加入到栅介质。这些元素可以包括例如Al、B、Ba、Be、Bi、Br、C、Ca、Ce、Cl、Co、Cr、Dy、Eu、F、Fe、Ga、Gd、Ge、H、Hf、In、La、Li、Mg、Mn、Mo、Nb、Ni、O、P、Pr、S、Sc、Sr、Si、Sn、Ta、Ti、V、W、Y、Zn、Zr。 或者，减薄的介质可以与额外的介质材料重叠或被额外的介质材料填充，以便形成复合介质。例如，减薄的介质能够用作额外高k介质再生长的籽晶层，或用作额外介质材料能够被淀积(或利用已经在衬底上或衬底中的材料的氧化或氮化而被生长)在其中或其上的基质。图4C-4E示出了此方法。图4C示出了减薄之前的栅介质260。图4D示出了利用也产生糙化的减薄工艺产生的部分连续的栅介质层261。图4E示出了包含减薄了的栅介质层261和额外介质层263的复合栅介质262。如在前述实施方案中那样，复合栅介质层262可以被退火(在反应气氛中或惰性气氛中)或处理(例如用等离子体)，以便修复损伤并改善栅介质特性。
下列各个实施例描述了3种示例性情况的高k介质的减薄：(1)用Ar损伤/湿法腐蚀技术，HfO2膜从大约5nm减薄到大约3nm而没有糙化，(2)用Ar损伤/湿法腐蚀技术，HfO2膜从大约3nm减薄到大约1nm(有一些糙化)，以及(3)用Ar溅射腐蚀技术，HfO2膜从大约3nm减薄到大约2nm。在所有情况下，用MOCVD方法，在
NH4OH和H2O2的“标准清洗1”溶液中处理以便产生化学二氧化硅薄层(大约0.5-1.0nm)的100取向的单晶硅晶片衬底上淀积了HfO2。在具有5％重量比HF和95％重量比H2O的10∶1稀释HF(DHF)中
执行湿法腐蚀。从卢塞福背散射光谱(RBS)测量Hf表面密度(每平方厘米原子)和假设的HfO2体密度，确定了HfO2的厚度。
实施例1：大约5nm的HfO2膜被减薄到大约3nm而无明显的糙化
在LAM9400 RIE设备中，对大约4.5nm厚的不渗透dHF的初
13
200410095008.7说 明 书 第10/11页
淀积HfO2膜进行了Ar反应离子刻蚀(RIE)损伤处理。条件是：Ar压力为5毫乇，Ar流速为60sccm，顶部功率为100W，底部功率为300W，而自偏压为160Vdc，处理10秒钟。此RIE处理清除了大约0-0.5nm的HfO2。dHF中大约30秒钟的处理将膜厚度减小到大约
3.2nm。图5A-5B示出了膜在损伤/湿法腐蚀工艺之前(图5A)和之后(图5B)的原子力显微(AFM)图象。膜的粗糙性在减薄之前和之
后是相似的：rms/峰谷粗糙性约为2.2/7.6埃(之前)和大约2.1/7.8埃(之后)。
实施例2：大约3nm的HfO2膜被减薄到大约1nm，有一些糙化 在700℃的N2中，大约3.1nm厚的淀积后HfO2膜被退火了30
秒钟，以便使之不渗透dHF。然后在LAM9400 RIE设备中，对膜进行了Ar RIE损伤处理。条件是：Ar压力为5毫乇，Ar流速为60sccm，顶部功率为100W，底部功率为100W，而自偏压为60Vdc，处理30秒钟。此RIE处理清除了大约0.6nm的HfO2。dHF中2分钟的处理
将膜厚度减小到大约1.1nm。图5C-5D示出了膜在损伤/湿法腐蚀工艺之前(图5C)和之后(图5D)的AFM图象。膜的粗糙性在减薄之
后明显地更大：rms/峰谷粗糙性约为2.2/6.2埃(之前)和大约4.7/19埃(之后)。
此粗糙性被归咎于晶化退火不够彻底(700℃的N2中30秒钟)，留下了底部1-2nm的HfO2膜的结晶区(未被dHF冲击)与非晶区(受到了dHF的冲击)的混合物。若HfO2的非晶区在减薄之前被更好地晶化了(例如具有更彻底的晶化退火)，则可望得到更平滑的膜。 实施例3：用Ar溅射腐蚀方法，大约3nm的HfO2膜被减薄到大约2nm，而没有明显的糙化
在Unaxis 790系列RIE设备中，大约3nm厚的能够在dHF中腐蚀的淀积后HfO2膜被Ar RIE减薄处理。条件是：Ar压力为20毫乇，Ar流速为20sccm，底部功率为200W，而自偏压为420Vdc，处理2分钟。此RIE处理清除了大约1.0nm的HfO2。此膜在在700℃的N2中被退火1分钟，以便修复任何残留的RIE损伤。图5E-5F示出了膜
14
200410095008.7说 明 书 第11/11页
在减薄工艺之前(图5E)和之后(图5F)的AFM图象。膜的粗糙性
在减薄之前和之后是相似的：rms/峰谷粗糙性约为2.2/6.5埃(之前)和大约2.1/6.6埃(之后)。
虽然此处与其修正一起已经详细地描述了本发明的几个实施方案并在附图中进行了说明，但显然可以进行各种进一步的修正而不偏离本发明的范围。在上述说明书中，并不打算将本发明限制在比所附权利要求更窄的范围内，确切地说，非排他性的，是示例性的而非规定性的。
15
给出的各个实施例是说明性的而200410095008.7
说 明 书 附 图
第1/15页
图1A
图1B
16
200410095008.7说 明 书 附 图 第2/15页
图1C
图1D
17
200410095008.7说 明 书 附 图 第3/15页
图2A
18
200410095008.7说 明 书 附 图 第4/15页
图2B
19
200410095008.7说 明 书 附 图 第5/15页
图2C
图2D
20
200410095008.7说 明 书 附 图 第6/15页
图2E
图2F
21
200410095008.7说 明 书 附 图 第7/15页
22
200410095008.7说 明 书 附 图 第8/15页
图4A
图4B
23
200410095008.7说 明 书 附 图 第9/15页
图4C
图4D
图4E
24
200410095008.7说 明 书 附 图 第10/15页
图5A
25
200410095008.7说 明 书 附 图 第11/15页
图5B
26
200410095008.7说 明 书 附 图 第12/15页
图5C
27
200410095008.7说 明 书 附 图 第13/15页
图5D
28
200410095008.7说 明 书 附 图 第14/15页
图5E
29
200410095008.7说 明 书 附 图 第15/15页
图5F
30
因篇幅问题不能全部显示，请点此查看更多更全内容