4位二进制乘法器

4位二进制乘法器的设计

一、概述

4位二进制乘法器在实际中的应用相当广泛，是一些计算器的基本组成部分，其原理适用于很多计算器和大型计算机，它涉及到时序逻辑电路如何设计、分析和工作等方面。通过此电路更深刻的了解时序逻辑部件的工作原理，从而掌握如何根据需要设计满足要求的各种电路图，解决生活中的实际问题，将所学知识应用于实践中。

根据任务书设计电路主要要求是：绘制出电路的原理图，并且诠释每部分的功能；根据设计的电路图分析所需要元器件种类和个数；根据技术指标制定实验方案，验证所设计的电路；进行实验数据处理和分析。

设计任务技术指标；输入数据：被乘数X（0000~1111）；乘数Y（0000~1111）；输入命令：启动信号S1，高有效。输出数据：乘积C（00000000~11100001）；其乘积可以存贮。

二、方案说明

此方案采用74LS194双向移位寄存器，74LS283加法器和 74LS00、74LS04等门电路。乘法就是反复进行移位和加法，被乘数放入MD寄存器，乘数放入MQ寄存器，A寄存器中放结果，乘数的位数放在C寄存器中。AC寄存器的初值为0。A寄存器的内容被右移时，最高位移入0，其最低位内容被移入MQ的最高位。C寄存器右移时，其最高位移入1。若MQ寄存器的最低位（用M(0)来表示）为1时，将被乘数与A寄存器中的内容用全加器相加后，将结果放回A寄存器中保存。若M(0)的值为0，将0与A寄存器的内容相加，将其结果再存入A寄存器。接着，将A、MQ、C寄存器的内容右移1位。将此动作反复进行乘数位数那么多遍。此乘法电路通过同步电路操作，运算与时钟脉冲同步进行。

从以上方案中可知，方案设有信号发生电路，数据输入电路，移位寄存电路，加法电路和运算结束判断电路和启动电路。各部分功能明确且之间的联系容易理解，所以采用这种方案。

原理框图如图1所示。

1

图1 4位二进制乘法器电路的原理框图 E(触发器） 寄存器A(累加和) 进位 加法器 寄存器B(被乘数) Z 检n 计数器P Q0 寄存器Q(乘数)

三、电路设计

1. 信号发生电路

因为A寄存器起着存储并移位的作用，所以它的时钟信号频率应为主时钟频率的2倍，占空比相同且都大于50%，如图2信号发生电路。

辅助时钟信号100HZ，占空比50% U6的clk 主时钟信号50HZ，占空比50% U21、U24 的clk

U7、U10的clk 图2 信号发生电路

2

2. 数据输入电路

两个4位二进制数用开关控制其输入高低电平，左边四个为被乘数输入端左高位右低位，右边四个为乘数输入端，左高位右低位，如图4数据输入电路。

0S2Key = 1S3Key = 2S4Key = 3S5Key = 4V15 V 1S6Key = 5S7Key = 6S8Key = 7S9Key = 8R6100ΩR7100ΩR8100ΩR9100Ω59R10100ΩR11100ΩR12100ΩR13100ΩU6的4个输入端左高位右高位 678U10的4个输入端左高位右高位 342 图3 数据输入电路

3. 移位寄存电路

因为两个4位二进制数相加结果可能为5位二进制数，所以将两个74LS194芯片连成一个8位双向移位寄存器,被乘数和乘数分别保存在两个74LS194寄存器中，如图4移位寄存电路。

U15 的4个输入端左高右低 U15的另4个输入端左高右低 被乘数 乘数 辅助时钟 主时钟 U15的进位 图4 移位寄存电路

U15的4个输出端左高右低 启动信号 主时钟 3

4. 加法电路

该电路将根据主时钟信号和乘数最低位数字有选择性的把A寄存器中的数据和被乘数或0000相加，相加结果传送到A寄存器的输入端，如图5加法电路。

123101314SUM_4SUM_3SUM_2SUM_1C4B4B3B2B1C09U1574LS283DA4A3A2A1 01112131412143511152647U27A74LS11DU11AU9AU5A74LS11D74LS11D74LS11D165U14AU13AU12AU17A74LS08D74LS08D74LS08D74LS08D7151413128910U674LS194D主时钟QAQBQCQDU10最低位输出 15141312QAQBQCQD1817615U2474LS194D15141312SLSRS0S1~CLRCLKU2174LS194D24~CLRCLKSLSRS0S1ABCDQAQBQCQDABCDABCDSLSRS0S1910910111

图5 加法电

5. 运算结束判断电路

用一个移位寄存器初始存储0000，随着主时钟信号右移输入1，当寄存器中四个输出端均为1时，返回给主时钟信号和辅助时钟信号一个低电平，所有时钟控制的芯片停止工作，此时A寄存器中存储乘积的高位，MQ寄存器中存储乘积的低电位，如图6运算结束判断电路。

4

345672345672111~CLRCLK345672910111

反馈给主时钟的停止信号

主时钟

图6 运算结束判断电路

6. 启动电路

图7 启动电路图

U7至零端 U7和U10的S1端 用电源电阻和一个单刀双掷开关组成的启动电路，开关左掷时至零，右掷时

开始计算，如图7启动电路图。

四、性能的测试

按电路图连接好电路，根据闭合或打开S2至S9的开关确定输入的被乘数和乘数，打开仿真电源然后右掷S10，右上两个数码管（左端为高位，右端为地位）稳定后的显示即为乘法的结果，如图8。函数发生器信号发射如图9。表4.1列出了一些二进制数相乘的结果，一个结果出来后再计算其它值可先在输入端改正

5

输入的乘数和被乘数，将开关S10左掷时瞬间清零，然后右掷，即可得出新测试的值。

表4.1 测试结果表 被乘数 8 3 10 11 6 9 10 12 14 15

乘数 1 2 3 5 7 9 3 3 5 15 被乘数（2进制） 1000 0011 1010 1011 0110 1001 1010 1100 1110 1111 乘数(2进制) 0001 0010 0011 0101 0111 1001 0011 0011 0101 1111 积 8 6 30 55 42 81 30 36 70 225 积(2进制) 00001001 00000110 00011110 00110111 00101010 01010001 00011110 00100100 01000110 11100001 6

30151214351115267A4A3A2A1B4B3B2B1C02938U14A74LS08DU13A74LS08D273925404150U18U22DCD_HEXDCD_HEXSUM_4SUM_3SUM_2SUM_1C41514131215141312151413125QAQBQCQD36101314915141312XFG142ABCDSLSRS0S1~CLRCLKABCDSLSR345672910111345672XFG214QAQBQCQD34S0S1~CLRCLKABCDQAQBQCQDSLSRU674LS194DQAQBQCQDS0S1910111345672910ABCDSLSRS0S1~CLRCLK207291011123143U4A74LS04D37R3100ΩV15 V 345672910111ABCDSLSR4U2A134674LS08DU20A1634565474LUS30A8DU1A24U7QAQBQCQD15141312374LS04D74LS08D78910S0S1U8A图8 被乘数11111111运算结果图 与乘数7

74LS194D~CLRCLK1774LS20DU1919R7100ΩR8100ΩR9100ΩR10100Ω2122R11100ΩU1618DCD_HEXR12100Ω23S6S7Key = 5Key = 6S8Key = 748S9R2Key = 9Key = 81100ΩR13100ΩS10R6100ΩDCD_HEXS2S4Key = 3S5S3Key = 1Key = 2Key = 40111~CLRCLK

U1574LS283D4933U2474LS194DU17A6U12A74LS08D74LS08D51U2174LS194DU27A74LS11DU5AU9AU11A74LS11D74LS11D74LS11D26113228U1074LS194D1235

五、结论、性价比

图9 函数发生器信号发射图

该4位二进制乘法电路实现了任务书中的性能指标，具有启动开关S10（单刀双掷），其乘积可以被存储；S10右掷开始计算，输入和输出以及中间计算的移位过程通过LED数码显示器显示出来，非常直观。得出结果后若要继续计算其他数值可先改变输入端，再将S10左掷清零，然后S10右掷开始计算，因此具有较好的连续计算能力。

该电路主要用到了移位寄存器和加法器这两钟器件，各元件功能明确联系紧密，对乘法原理的实现简明易了。所用元器件种类较少性价比比较合适。

六、课设体会及合理化建议

通过设计4位二进制乘法器电路使我更深刻的了解时序逻辑部件的工作原理，从而掌握如何根据需要设计满足要求的各种电路，解决生活中的实际问题，将自己所学知识应用到生活和理论研究中，从而进一步对数字电子技术基础的知识有了新的理解。这次的课设我参阅了一些资料但与此课设相关的资料甚少，只找到了一篇关于二进制数乘法原理的介绍，通过仔细阅读分析深刻了解了乘法运算过程中的移位和相加过程，结合任务书的原理图，我开始逐个的测试、学习和使用74LS194和74LS283，通过半天多的时间掌握了这两个元件为后续电路的设

8

计扫除了最主要的障碍。在设计电路的过程中最主要的体会就是将总的设计方案分为若干个小部分，逐个解决然后再拼接成总方案，这样可以减少出错的可能，同时容易及时发现错误并改正错误。

在课设之中我提的建议就是：可以采取团队合作的方式，两三个人共同完成一个课设但要求给出至少两个方案，这样既可以培养同学们的合作精神，又能激发同学们的创作热情，同时能避免个别组员偷懒的可能。此外在课设第一天可以用一小堂课来初步讲解Multisim的主要功能，例如各种元件在软件中的位置和功能等。这样可以提高同学们学习使用该软件的效率，把更多的时间用在电路设计上。

最后感谢老师这些天辛勤的教导，使我在本次课设过程之中获得了很多知识，这次课设的顺利完成会激励我更加努力地学习。

参考文献

[1] 谢自美. 电子线路设计·实验·测试. [M]武汉：华中理工大学出版社，2000年

[2] 阎石. 数字电子技术基础. [M]北京：高等教育出版社，2006年 [3] 付家才. 电子实验与实践. [M]北京：高等教育出版社，2004年

9

3029382739254041501214351115267A4A3A2A1B4B3B2B1C0SUM_4SUM_3SUM_2SUM_1C41514131215141312151413125QAQBQCQD36101314915141312XFG142ABCDSLSRS0S1~CLRCLKABCDSLSRS0S1~CLRCLK345672910111345672910111XFG21514QAQBQCQD34ABCDQAQBQCQDU674LS194DQAQBQCQDSLSRS0S1ABCDSLSRS0S1~CLRCLK34567291023143U4A74LS04D37R3100ΩV15 V 345672910111ABCDSLSR345672910413U7QAQBQCQD15141312U20A16U2A111111~CLRCLK U1574LS283D495133U2474LS194DU17AU12A74LS08D6S08D74LU2174LS194D78910S0S1 U27A74LS11DU5AU9AU11A74LS11D74LS11D74LS11DU14A74LS08DU13A74LS08D261235U1074LS194D

附录I 总电路图 10 ~CLRCLK5474LUS30A8DU1A34674LS08D74LS04D74LS08DU8A74LS20D74LS194D17R8100Ω0S5Key = 3Key = 4S6R9100Ω18192021R10100Ω22S7Key = 5Key = 6R11100Ω23S8Key = 7R12100Ω48S9R6100ΩR7100Ω24R13100ΩS10

S2S3S4R2Key = 81100ΩKey = 9Key = 1Key = 2

序号 1 2 编号 U15 U6 U7 U10 U21 U24 U8 名称 全加器

附录II 元器件清单

型号 74LS283 74LS194 74lLS20 数量 1 5 移位寄存器 四输入端与非门 3 2 5 S2~S9 单路开关 SPST_NCSB 10 7 S10 U16 U18 U19 U22 U1 U2 U20 U3 U4 U5 U9 U11 U12 双路选择开关 SPDT_SB 1 8 数码显示器 LED 4 9 10 与非门 非门 74LS08 74LS04 3 2 11 U13 U14 U17 U27 三输入端与门 74LS11 8 12 R2、R3，R6~R13 电阻 100Ω 10

11