微机原理与接口技术复习题
一、 填空题
1、8086CPU芯片有16条 数据管脚和 20条 地址管脚。 2、8088CPU芯片有 8条 数据管脚和 20条 地址管脚。
3、804868CPU芯片采用 7 级流水线结构，即同时有 7条 指令并行操作。
4、Pentium 系列CPU芯片采用由 U流水线 和 V流水线 两条并行指令流水线构成的 超级 流水线结构，可大大提高指令的执行速度。
5、在80386以后的微机系统中，为了加快计算机的运行速度，都在CPU与主存之间增设一级或两级的高速小容量的 高速缓冲存储器（Cache） 。
6、虚拟存储技术是在 内存储器 和 外存储器 之间增加一定的硬件和软件支持，使内存和外存形成一个有机的整体。
7、虚拟存储技术是在内存储器和外存储器之间增加一定的 硬件 和 软件 支持，使内存和外存形成一个有机的整体。
8、虚拟存储技术是在内存储器和外存储器之间增加一定的硬件和软件支持，使 内存 和
外形成一个有机的整体。
9、8086/8088CPU的内部结构主要由 执行单元EU 和 总线接口部件BIU 组成。
10、8086/8088CPU中的总线接口单元（BIU）里的指令队列分别有 6个 和 4个 字节。 11、由8086/8088CPU组成的微机系统的存储器管理采用 分段 管理，并将存储器分代码、数据段、 堆栈段 和 附加段 。
12、MASM宏汇编语言有两种基本语句，它们是 指令语句 和 指示性语句 。
13、指令性语句和指示性语句的主要区别是在汇编时，指令性语句产生对应的 机械代码 ，而指示性语句 不要求CPU执行某种操作，也不产生对机械代码 ，只给汇编程序提供相应的汇编信息。
14、汇编语言程序有顺序程序、 分支程序 、 循环程序 和子程序等四种结构。
15、半导体存储器从器件制造的工艺角度，可分为 双极型 和 金属氧化物半导体 两大类。
19、半导体存储器从从应用角度，可分为只读存储器（ROM和 随机存储器（RAM）。 20、RAM存储器有 SRAM、DRAM 和 NVRAM 。
21、存储器的扩展设计主要有位扩展、 子扩展 和 子位扩展 等三种方法。 24、存储器片选信号的产生方法主要有 线选法 、部分译码法和 全译法 。
27、80486CPU芯片内有 8K 的高速缓存（Cache）,Pentium芯片中有16K的Cache，分为两个独立的8K的Cache，其中一个用于存放 数据 、另一个用于存放 指令 。
28、80x86微处理器有实地址、 保护虚地址 和 虚拟8086 三种模式的存储管理机制。 31、操作系统的资源管理程序分为处理器管理、存储器管理、外部设备管理和文件管理等四部分。
34、Cache的置换算法有 平均使用率置换法 和 先选先出置换法 。
35、外部中断是指有外部设备通过硬件触发轻轻的方式产生的中断，亦称硬件中断，外部中断有可分为 可屏蔽中断 和 不可屏蔽中断 。
36、当8086CPU的MN /MX引脚接 低 电平，CPU处于最大模式，这时对存储器和外设端口的读写控制信号由 8288 芯片发出。 37、在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是 高速缓冲（Cache）
存储器，它是由 静态存储（SRAM）类型的芯片构成，而主存储器则是由 动态存储(DRAM) 类型的芯片构成。
38、数据输入/输出的三种方式是 程序查询方式、程序中断控制方式和 DMA方式。 39、在使用DMA方式进行数据传输之前，一般都要对DMA控制器进行 初始化 工作。
40、以EPROM2764芯片为例，其存储容量为8K×8位，共有 13 根数据线， 8 根地址线。 41、逻辑地址为2000H：1234H的存储单元的物理地址是 21234H 。 42、对I/O端口的编址一般有 统一编址 方式和 单独编址 方式。
43、中断返回指令是 IRET ，该指令将堆栈中保存的断点弹出后依次装入 IP 和 CS 寄存器中，将堆栈中保存的标志装入 FLAGS 中。
44．总线按其功能可分 数据总线 、 地址总线 和 控制总线 三种不同类型的总线。
第 1 页 共 12 页
45．存储器操作有 读操作 和 写操作 两种。
46．CPU访问存储器进行读写操作时，通常在 T3 状态去检测READY ，一旦检测到READY无效，就在其后插入一个 若干个时钟周期 周期。
47．8086/8088CPU中的指令队列的长度分别为 6 和 4 字节。
48．当8086CPU的MN / MX引脚接 低 电平，CPU处于最大模式，这时对存储器和外设端口的读写控制信号由 8288 芯片发出。 48．假设（DS）=3000H，（BX）=0808H，(30808H)=012AAH，（3080A）=0BBCCH，当执行指令“LES DI，[BX]”后，（DI）= C12AAH ，（ES）= CBBCH 。 49．假设（BX）= 0449H，（BP）= 0200H，（SI）= 0046H，（SS）= 2F00H，（2F246H）= 7230H则执行XCHG BX，[BP+SI]指令后，（BX）= 。
50．执行下列指令序列后，完成的功能是将（DX，AX）的值 。 MOV CX，4 NEXT： SHR DX，1 RCR AX，1 LOOP NEXT
51．下列指令执行后，BX= 136AH 。 MOV CL，3 MOV BX，4DABH ROL BX，1 ROR BX，CL
52．逻辑地址为2000H：1234H的存储单元的物理地址是 。
53．取指令时，段地址由 CS 寄存器提供，偏移地址由 IP 寄存器提供。
54．8086CPU写入一个规则字，数据线的高8位写入 偶地址 存储体，低8位写入 奇地址
存储体。 55．8088可直接寻址的存储空间为 1024 KB，地址编码从 0000 H到 FFFF H。 56．若存储空间的首地址为1000H，存储容量为1K×8、2K×8、4K×8H和8K×8的存储器所
对应的末地址分别为 13FFH 、 11FHH 、 1FFFH 和 2FFFH 。 56．对I/O端口的编址一般有 存储器统一编址 方式和 单独编址 方式。PC机采用的是 单独编址 方式。
57．在PC系列微机中，I/O指令采用直接寻址方式的I/O端口有 256 个。采用DX间接寻址方式可寻址的I/O端口有 65536 个。
58．数据的输入/输出指的是CPU与 外设 进行数据交换。
59．数据输入/输出的三种方式是 程序查询方式 、 程序中断方式 和 DAM方式 。 60．CPU在执行OUT DX，AL指令时， DX 寄存器的内容送到地址总线上， AL 寄存器的内容送到数据总线上。
61．当CPU执行IN AL，DX指令时，M/ IO引脚为 低 电平， RD 低 为， WR为 高。 62．中断矢量就是中断服务子程序的 入口地址 ，在内存中占有 4 个存储单元，其中低地址存储单元存放的是 入口偏移量 ，高地址存储单元存放的是 段地址 。
63．中断返回指令是 IRET ，该指令将堆栈中保存的断点弹出后依次装入 IP 寄存器和 CS 寄存器中，将堆栈中保存的标志装入 FLAGS 中。
64．CPU响应8259A中断，在 INTA 引脚上输出 2 个负脉冲，在第 2 个负脉冲期间读入中断类型码。 65．PC/XT机的中断矢量表放在从 000 H地址单元到 03FFH 地址单元，总共有1024 个字节。 二、单项选择题
1．8086 CPU工作在最大模式还是最小模式取决于 C 信号。 A）M/ IO B) NMI C）MN/ MX D）ALE 2.8086 CPU对存储器操作还是对外设操作取决于 A 信号。 A）M/ IO B) NMI C）MN/ MX D）ALE
3．定义字节变量的定义符是 B 。
A）DW B）DB C）DD D）DT
第 2 页 共 12 页
4.定义字变量的定义符是 A 。
A）DW B）DQ C）DD D）DT 5．定义双字变量的定义符是 C 。
A）DW B）DQ C）DD D）DT
6．8086CPU在执行OUT DX，AL指令时，DX寄存器的内容输出到 A 上。
A）地址总线 B）数据总线 C)存储器 D)寄存器 7．8086CPU在执行IN AL，DX指令时，DX寄存器的内容输出到 C 上。
A）存储器 B）数据总线 C) 地址总线 D)寄存器 8．在PC/XT机中的键盘的中断类型码是09H，则键盘中断矢量存储在中断向量表的 B 中。 A）36H～39H B）24H～27H C）18H～21H D）18H～1BH
9．在PC/XT机中的打印机的中断类型码是09H，则键盘中断矢量存储在中断向量表的 B 中。
A）36H～39H B）24H～27H C）18H～21H D）18H～1BH 10．8259A芯片具有 A 端口地址。
A）2 B）3 C) 4 D) 5 11．8259A芯片的初始化编程命令字有 B 个。
A）3 B）4 C)5 D) 6 12．8259A芯片的操作编程命令字有 C 个。
A）1 B）2 C)3 D）4
13．某一RAM芯片，其容量为512×8位，除电源端和接地端外，该芯片引出线的最小数应为 D 。
A） 25 B） 23 C） 21 D） 19
14、PROM是指 C 。
A） 随机读写存储器 B）只读存储器
C）可编程的只读存储器 D）光可檫除可编程的只读存储器 15、EPROM是指 D 。
A） 随机读写存储器 B）只读存储器
C）可编程的只读存储器 D）光可檫除可编程的只读存储器 16、EEPROM是指 D 。
A） 随机读写存储器 B）只读存储器
C）可编程的只读存储器 D）电可檫除可编程的只读存储器
17．8086CPU用 C 信号的下降沿在T1结束时将地址信息锁存在地址锁存器中。
A）M/ IO B） DEN C）ALE D）READY
18．用BP作基址变址寻址时，操作数所在的段是当前 C 。
A）数据段 B）代码段 C）堆栈段 D）附加段 19.用BX作基址变址寻址时，操作数所在的段是当前 A 。
A）数据段 B）代码段 C）堆栈段 D）附加段 20.CPU响应INTR引脚上来的中断请求的条件之一是 A 。 A）IF=1 B）IF=0 C）TF=0 D）TF=1 21．2片8259A级联起来，可管理 C 级中断。 A）13 B）14 C）15 D）16 22．3片8259A级联起来，可管理 D 级中断。 A）20 B）23 C）24 D）22 23．4片8259A级联起来，可管理 D 级中断。 A）26 B）27 C）28 D）29 24.8255A有 C 个端口地址。
A） 2 B） 3 C） 4 D）5 25、8255A有 B 种工作方式。
A） 2 B） 3 C） 4 D）6 26、8086CPU芯片的数据线（或数据管脚）有 B 根。 A） 8 B） 16 C） 20 D） 32
第 3 页 共 12 页
27、8088CPU芯片的数据线（或数据管脚）有 A 根。 A） 8 B） 16 C） 20 D） 32
28、8086CPU芯片中的总线接口单元（BIU）内）有 C 字节的指令队列。 ）2 B） 4 C）6 D） 8
29、8088CPU芯片中的总线接口单元（BIU）内）有 B 字节的指令队列。 ）2 B） 4 C）6 D） 8
30、在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是 D 存储器。 A） ROM B）DRAM C）EEPROM D）Cache
31、在分层次的存储系统中，高速缓存（Cache）通常采用 D 。 A） ROM B)PROM C)DRAM D） SRAM
32、用4K×1位的RAM组成16K×8位的存储器，需要 A 块芯片。 A）32 B） 16 C）8 D）4
33、软中断INT n的优先级排列原则是 C 。 A）n值愈大级别高 B）n值愈小级别高 C）无优先级别 D）随应用而定
34、通常，中断服务程序中的一条STI指令，其目的是 A 。 A） 开放所有屏蔽中断 B）允许低一级中断产生 C） 允许高一级中断产生 D）允许同一级中断产生
35、用8K×1位的RAM组成16K×8位的存储器，需要 B 块芯片。 A）32 B） 16 C）8 D）4
36、用8K×2位的RAM组成16K×8位的存储器，需要 C 块芯片。 A）32 B） 16 C）8 D）4
37、用4K×2位的RAM组成16K×8位的存储器，需要 B 块芯片。 A）32 B） 16 C）8 D）4
38、用2K×4位的RAM组成16K×8位的存储器，需要 B 块芯片。 A）32 B） 16 C）8 D）4
39、CPU响应两个硬件中断INTR和NMI时，相同的必要条件是 B 。 A） 允许中断 B） 当前指令执行结束 C） 无总线请求 D） 当前访存操作技术
40、用16K×2位的RAM组成64K×8位的存储器，需要 B 块芯片。 A）32 B） 16 C）8 D）4
41．用 A 可实现数据总线的双向传输。
A）锁存器 B）三态逻辑开关 C）暂存器 D）寄存器 42．对内存单元进行写操作后，该单元的内容 D 。
A）变反 B）不变 C）随机 D）被修改 43．含有立即数的指令中，该立即数被存放在 B 。
A）累加器中 B）指令操作码后的内存单元中 C）指令操作码前的内存单元中 C）由该立即数所指定的内存单元中 44．8086CPU的40根引脚中，有 A 个是分时复用的。 A）21 B）1 C）2 D）24
45．8086CPU中EU和BIU的并行操作是 C 级的并行。 A）操作 B）运算 C） 指令 D）处理器
46．8086CPU向52H单元写入一个字，写入过程中 BHE和A0的逻辑电平是 B 。 A）0和0 B）0和1 C）1和0 D）1和1 47．寄存器间接寻址方式中，操作数在 C 中。
A）通用寄存器 B）堆栈 C）存储单元 D）段寄存器 48．相对寄存器寻址方式中，操作数在 B 中。
A）通用寄存器 B）存储单元 C）堆栈 D）段寄存器 49．基址变址寻址方式中，操作数在 A 中。
A）存储单元 B）堆栈 C）通用寄存器 D）段寄存器 50．相对基址变址寻址方式中，操作数在 D 中。
第 4 页 共 12 页
A）通用寄存器 B）堆栈 C）段寄存器 D）存储单元 51． A 寻址方式的跨段前缀不可省略。
A）DS：[BP] B）DS：[SI] C）DS：[DI] D）SS：[BP] 52．假设（SS）=2000H，（SP）=0012H，（AX）=1234H，执行PUSH AX后， B =12H A）20014 B）20011H C）20010H D）2000FH 53．若要检查BX寄存器中的D12位是否为1，应该用 B 指令。 A）OR BX，1000H B）TEST BX，1000H JNZ NO JNZ YES
C) XOR BX，1000H D）AND BX，1000H JZ YES JNZ YES 54．执行下列指令后： MOV AX，1234H MOV CL，4 ROL AX，CL DEC AX MOV CX，4 MUL CX HLT
（AX）= A
A）8D00H B）9260H C）8CAOH D）0123H 55、下列程序：
NEXT：MOV AL，[SI] MOV ES：[DI]，AL INC SI INC DI LOOP NEXT 可用指令 D 来完成该功能。
A）REP LODSB B）REP STOSB C）REPE SCASB D）REP MOVSB 56、设（AL）=-68，（BL）=86，执行SUB AL，BL指令后，正确的结果是 A 。 A）CF=1 B）SF=1 C)OF=1 D）ZF=1 57．计算机系统软件中的汇编程序是一种 C 。
A）汇编语言程序 B）编辑程序
C）翻译程序 D）将高级语言转换成汇编程序的程序 58．若主程序段中数据段名为DATA，对数据段的初始化操作应为 B 。
A）MOV AX，DATA B）MOV AX，DATA MOV ES，AX MOV DS，AX C）PUSH DS D）MOV DS，DATA 59．.EXE文件产生在 D 之后。
A）汇编 B）编辑 C）用软件转换 D）连接 60．定义双字变量的定义符是 C 。
A）DW B）DQ C）DD D）DT 61．下列存储器操作数的跨段前缀可省略的是 B 。
A）DS：[BP] B）SS：[BP] C）ES：[BX] D）ES：[SI] 62．执行下列指令：
STR1 DW ‘AB’
STR2 DB 16 DUP（？） CONT EQU $-STR1 MOV CX,CONT MOV AX,STR1 HLT
后寄存器CL的值是 C 。
第 5 页 共 12 页
A）0FH B）0EH C）12H D）10H 63．下列 B 不是半导体存储器芯片的性能指标。
A）存储容量 B）存储结构 C）集成度 D）最大存储时间 64．高速缓存由 A 构成。
A）SRAM B）DRAM C）EPROM D）硬磁盘
65．堆栈操作时，段地址由 C 寄存器指出，段内偏移量由 H 寄存器指出。 A）CS B）DS C）SS D）ES E）DI F）SI G）SP H）BP
66．由2K×1bit的芯片组成容量为4K×8bit的存储器需要 D 个存储芯片。 A）2 B）8 C）32 D）16
67．由2732芯片组成64KB的存储器，则需要 块芯片和 根片内地址线。 A）12 B）24 C）16 D）14
68．安排2764芯片内第一个单元的地址是1000H，则该芯片的最末单元的地址是 D 。 A）1FFFH B）17FFH C）27FFH 4）2FFFH 69．8086CPU工作在总线请求方式时，会让出 D 。
A）地址总线 B）数据总线 C）地址和数据总线 D）地址、数据和控制总线 70．断点中断的中断类型码是 A 。
A）1 B）2 C）3 D）4
71．在PC/XT机中键盘的中断类型码是09H，则键盘中断矢量存储在 B 。 A）36H～39H B）24H～27H C）18H～21H D）18H～1BH
72．若8259A工作在优先级自动循环方式，则IRQ4的中断请求被响应并且服务完毕后，优先权最高的中断源是 B 。
A）IRQ3 B)IRQ5 C)IRQ0 D)IRQ4
73．PC/XT机中若对从片8259A写入的ICW2是70H，则该8259A芯片的IRQ6的中断类型码是 A 。
A）75H B）280H C）300H D）1D4H
74．当向8259A写入的操作命令字OCW2为01100100时，将结束 E 的中断服务。 A）IRQ0 B）IRQ1 C）IRQ2 D）IRQ3 E）IRQ4 F）IRQ5 G）IRQ6 H）IRQ7
75．8255的 C 一般用作控制或状态信息传输。
A）端口A B）端口B C）端口C D）端口C的上半部分 76．对8255的端口A工作在方式1输入时，C口的 A 一定为空闲的。 A）PC4、PC5 B）PC5、PC6 C）PC6、PC7 D）PC2、PC3 77．对8255的C口D3位置1的控制字为 B 。
A）00000110B B）00000111B C）00000100B D）00000101B 78．8255工作在方式1的输出时，OBF信号表示 B 。
A）输入缓冲器满信号 B）输出缓冲器满信号 C）输入缓冲器空信号 D）输出缓冲器空信号 79．8253有 B 个独立的计数器。
A）2 B）3 C）4 D）6
80．当写入计数初值相同，8253的方式0和方式1不同之处为 C 。 A）输出波形不同 B）门控信号方式0为低电平而方式1为高电平 C）方式0为写入后即触发而方式1为GATE的上升边触发 D）输出信号周期相同但一个为高电平一个为低电平。
81．如果计数初值N=9，8253工作在方式3，则高电平的周期为 A 个CLK。 A）5 B）6 C）3 D）4
82．8253的控制信号为 CS=0、 RD=0、 WR=1、A1=0、A0=0表示 B 。 A）读计数器1 B）读计数器0 C）装入计数器1 D）装入计数器0 83．与8253工作方式4输出波形、相同的是 D 。
A）方式1 B）方式3 C）方式2 D）方式
三、指出下列指令书写的错误原因，并用正确的程序段（一条或多条指令）改正。(每小题2
第 6 页 共 12 页
分，共14分)
（1）MOV BL，AX (原操作数与目操作数类型不一致，AX—AL) （2）OUT 356H，AL (端口地址大于255时，只能利用间接选址方式。MOV AL,356H OUT DX,AL) （3）MOV DS，100H (立即数不能直接传送给段寄存器。MOV AX,100H MOV DS,AX ) （4）POP BL (堆栈操作指令只能操作对字的操作，不能对字节操作。 POP BX ) （5）MUL BX，AX (乘法指令MUL为一个操作数时)
（6）LEA DS，AS （MOV指令两个操作数不能同时来自于内存。MOV AX,[BX] MOV[SI],AX） （7）SHR BX，5 (当移位操作指令中的移位数大于1时，移位数位放在寄存器CL中。MOVCL,5SHR BX,CL)
四、指令阅读和问答题）
1、已知8086中一些寄存器的内容和一些存储单元的内容如下图所示，试指出：下列各条指令分别采用何种寻址方式？指令执行后，AX中的内容是什么？（10分）
M
30100H 12H CPU 30101H 34H BX 0100H 30102H 56H SI 0002H 30103H 78H DS 3000H …… ……
31200H 2AH
31201H 4CH
31202H B7H
31203H 65H
（1）MOV AX，[BX][SI] （2）MOV …… …… AX，BX （3）MOV AX，[1200H] （4）MOV AX，[BX] （5）MOV AX， [BX+1100H] 五、编程题
1、编写一汇编源程序，实现符号函数
的计算，式中X取值范围为－128≤X≤127。 1 X0DATA SEGMENT Y0 X0 XX DB X
1 X0 Y DB ? DATA ENDS
STACK SEGMENT STACK DB 100DUP(?) STACK ENDS CODE SEGMENT
ASSUME CS:CODE,DS: DATA,SS:STACK START: MOV AX, DATA MOV DS,AX MOV AL,XX CMP AL,0 JGE BIGR MOV AL,0FFH JMP JUS2 BIGE: JG JUS1 MOV AL,0 JMP JUS2 JUS1: MOV AL,1 JUS2: MOV YY,AL MOV,AH,4CH
第 7 页 共 12 页
INT 21H CODE ENDS END START 2、存储器内有一个首地址为ARRAY的100个数据组成的数据区，编程计算100个字数据之和。设相加的和无溢出发生，将结果存入SUM单元。 参考程序： DATA SEGMENT
ARRAY DW D1,D2,D3,…………..,D100 COUNT EQU $-ARRAY SUM DW ? DATA ENDS
STACK SEGMENT STACK DB 100DUP(?) STACK ENDS CODE SEGMENT
ASSSUME CS:CODE,DS:DATA,SS:STACK BIGIN: MOV AX,DATA MOV DS,AX MOV AX,0000H MOV CX,COUNT
MOV BX,OFFSET ARRAY LOP： ADD AX，[BX] INC BX INC BX LOOP LOP1 MOV SUM，AX MOV HA，4CH INT
END BIGIN 21H CODE ENDS
3、设有一数组array1，含有30个无符号字元素，要找出数组中值最大的元素，并把它送到max单元中，试编写该汇编程序。 参考程序： Data segmeng
Array1 dw 30 dup(?) Mxa dw? Data ends Stack segment Dw 200dw(?) Stack ends Code segment
Assume cs:code,ds:data,ss:stack Main proc far Start: push ds
Sub ax,ax Push ax Mov ax,data Mov ds,ax Sub ax,ax Mov bx,ax
Mov ax,array1[bx]
第 8 页 共 12 页
Mov cx,29 Loop1: add bx,2
Cmp ax, array1[bx] Jge next
Mov ax, array1[bx] Next: dec cx Loop loop1 Mov max,ax Ret Main endp Code ends
End start
4、从自然数1开始累加，直到累加和大于1000为此，求被累加的自然数的个数，并把这些自然数依次存放到数组array1中，试编写该汇编程序。 参考程序： Data segment
Array1 db 250 dup(?) Count dw ? Data ends
Stack segment stack Dw 300 dup(?) Stack ends Code segenmt
Assume cs:code,ds:data,ss:stack Main proc far Start: push dx
Sbu ax,ax Push ax Mov ax,data Mov ds,ax Xor ax,ax Mov cx,ax Mov bx,ax Mov si,ax
Loop1: inc bx Add ax,bx Cmp ax,1000 Jge exit
Mov array1[si],bx Inc cx Inc si Jmp loop1 Exit: Mov count,cx Ret Main endp Code ends
End start 六、问答题
1、简述中断系统的功能？
答：终端系统的功能：1、设置中断源 2、中断源识别 3、中断源判优 4、中断处理与返回 6、简述静态存储器（SRAM）的特点？
第 9 页 共 12 页
答(1) ROM中存放的信息在制造时或使用前就已经写入，使用时不能改变。 (2) 使用时只能读出不能写入，读出时先寻找存储单元地址再读内容。
(3) 失电时存储信息不会丢失，因此用于存放固定不变的程序，如微机的监控管 程序、汇编程序、各种常数函数表等。
ROM通常使用MOS工艺集成。按操作功能不同又可分为掩膜ROM(Mask Program
ROM)、可编程只读存储器(Programable ROM)、光可擦除可编程存储器EPROM(Erasable Programable ROM)、电可擦除可编程存储器E2PROM(Electrically Erasable PROM)、闪速存储器Flash Memory。
7、简述动态存储器（DRAM）的特点？
答; (1) CPU对RAM中的每一单元能读出又能写入。 (2) 读/写过程先寻找存储单元的地址再读/写内容。 (3) 读/写时间与存储单元的物理地址无关。
（4) 失电后信息丢失。现已开发出带电池芯片的RAM，称为非易失性RAM(NVRAM)，做到失电后信息不丢失。(5) 作Cache和主存用 8、ROM,PROM,EPROM各有什么特点与用途？
答：只读存储器ROM中的信息是预先写入的，在使用时只能读出，不能写入。ROM集成度高，
成本低，掉电时存储的信息不会丢失，在计算机中ROM主要用来存放固定的程序，如系统软件，启动程序，监控程序或操作系统的常驻内存部分程序等。
PROM称为可编程只读存储器，PROM在出厂时，各个存储单元处于相同状态，用户可根据
自己的需要来写入存储信息，但只能写入一次，存储内容一旦写入就无法更改。
EPROM是一种可以多次擦出和重写的只读存储器，适应用户进行多次修改与编程的需要。
其特点是：即使要改写芯片中的一位数据，也必须把整个内容全部擦除，才能重写。 9、什么叫中断？中断系统的主要功能有哪些？
答：中断是指CPU在执行程序的过程中，由于每种外部或内部事件的作用（如外部设备请求
与CPU传送数据或CPU执行程序出现了异常），强迫CPU停止当前正在执行的程序，
转去为该事件服务，待事件服务结束后，能自动地返回到被中断的程序中继续执行的过程。
中断系统应具备如下功能：
（1）设置中断源。系统中允许请求中断的事件，并确定它们的中断请求方式。
（2）中断源识别。当中断源有请求时，CPU能够正确地判别中断源，并能够转去执行相应的中断服务程序。
（3）中断源判优。当多个中断源同时请求中断时，系统能够自动地进行中断优先权判优，当前优先权最高的中断请求优先得到CPU的响应和处理。
（4）中断与返回。能自动地处理中断程序与被中断程序之间的跳转及断点保护问题。
10、中断向量表用来存放什么内容？它占用多大内存空间？存放在内存的哪个区域？可以用什么方法写入或读取中断向量表的内容？
中断向量表用来存放中断服务程序的入口地址（CS:IP）, 它占用1K的内存空间，地址范围是000H∽3FFH, 中断服务程序的入口地址可用传送指令直接装入方法或调用DOS系统功能（21H）调用中的功能号09H号装入方法。同样，可利用DOS系统功能（21H）调用中的功能号35H，从中断向量表中将每一中断服务程序的入口地址读出。 11、简述8255并行接口芯片的功能？
（1）8255A是一个有3个数据口、1个控制/状态口的8位并行输入输出接口芯片；
（2）8255A能为80系列CPU与I/O设备之间提供兼容TTL电平的接口，能接通键盘、打印机、步进电机、显示器、A/D和D/A转换器等等；
（3）8255A原则上适用于一切需并行输入输出的I/O设备；8255A设置了方式0、方式1、
方式2等3种不同的工作方式，可用于无条件传送、查询传送、中断传送，采用哪种传送方式可用控制字设置；
（4）8255A有两个控制字供编制初始化程序使用，使用OUT指令从控制寄存器端口写入，
有一个状态字可供查询，使用IN指令从C端口读出；对8255A的4个端口读/写操作实质上就是对8255A所接I/O设备的操作。
12、8259A初始化需要写入的命令字有哪些？写入的顺序有什么要求？
答：8259A初始化需要写入的命令字有：ICW1、ICW2、ICW3、ICW4。CPU对8259A初始化时，
第 10 页 共 12 页
其顺序为先写ICW1(端口地址为偶地址),后写ICW2、ICW3和ICW4(端口地址都为奇地址)，并且ICW1和ICW2为必须初始化的两个命令字，ICW3视8259A芯片是否为级联而定，ICW4则根据实际需要而定，一般情况下，如8259A芯片为级联方式，则必须有ICW4. 13、简述中断源的分类和它们之间的优先顺序如何？并分别简述CPU响应各类中断源的条件？ 答：按中断源与CPU的位置关系，可分为外部中断和内部中断两大类：
外部中断是指有外部设备通过硬件触发请求的方式产生的中断，又称为硬件中断，外部中断有分为非屏蔽中断和可屏蔽中断
内部中断是由CPU运行程序错误或执行内部程序调用引起的一种中断，亦称软件中断。 它们之间的优先顺序是内部中断、非屏蔽中断、可屏蔽中断和单步（跟踪）中断。
CPU响应内部中断、非屏蔽中断、可屏蔽中断和单步（跟踪）中断等四类中断的相同条件是：（1）必须要有中断请求，(2)CPU当前正在执行的指令必须结束，而对于可屏蔽中断，还必须满足IF=1,即CPU处于开中断状态的条件。
14、CPU与I/O设备之间的数据传送有哪几种方式？每种方式的工作特点是什么？ 答：CPU与I/O设备之间的数据传送方式有：程序查询方式，程序中断控制方式和 DMA方式 程序查询方式的特点是不需要额外的硬件支持，但由于CPU与外设工作的不同步，在执行数据传送的过程中，需要CPU不断地读取外设的状态进行查询等待，致使CPU的利用率较低；假如CPU按这种方式与多台外设传送数据时，就需要周期性地依次查询每个外设的状态，浪费的时间就更多，CPU的利用率就更低。因此，这种方式只适合于工作不太繁忙的外设。
程序中断控制方式的特点是:在外设工作期间，CPU无需等待，可以处理其它任务，CPU与外设可以并行工作，从而提高了CPU的利用率，同时又能满足实时信息处理和多任务处理的需要，但在进行数据传送时，仍需要通过执行程序来完成数据的传送。
DMA数据传送方式是在外设与内存之间直接开辟一个数据传送通道，数据的传送不需要经过CPU,以不需要CPU的干预，是一种几乎完成由硬件来完成数据传送的方式。因此，这种方式与程序中断控制方式相比，CPU的利用率更高，但硬件的投入相对要高。该种方式适合于外设速度快，数据传送量的情况。 15、简述中断处理的全过程？ 答：（1）中断技术能及时处理随机出现的各种输入输出信息，使微机实时控制成为现实。在复杂的工业生产过程中，被控参数因干扰的影响经常会偏离给定值，甚至越限报警，而CPU 采用中断技术对生产过程周期性地进行检测，能及时对扰动进行校正，使系统最终趋于稳定。 （2）中断技术能够使一台计算机“同时”执行多道程序，“同时”解几个题目，“同时”进行多个运算。例如程序A执行到某一步时要输入新的数据或输出中间结果，或者是因内部软件出错等诸多原因要暂停，中断系统就能让CPU转去执行其它程序。待程序A断点处的问题解决以后，CPU就可以返回到程序A继续执行。有了中断，使CPU通过接口连接多个I/O外部设备成为可能。多个I/O设备能通过中断系统的管理同时进行工作，接受CPU的分时处理服务。面对微机运行过程中随时可能出现的一些情况，如电源掉电、运算溢出等等，中断系统能够随时对它们进行故障处理，有效地提高了运行可靠性。 15、简述中断处理的全过程？ 答：（1）中断技术能及时处理随机出现的各种输入输出信息，使微机实时控制成为现实。在复杂的工业生产过程中，被控参数因干扰的影响经常会偏离给定值，甚至越限报警，而CPU 采用中断技术对生产过程周期性地进行检测，能及时对扰动进行校正，使系统最终趋于稳定。 （2）中断技术能够使一台计算机“同时”执行多道程序，“同时”解几个题目，“同时”进行多个运算。例如程序A执行到某一步时要输入新的数据或输出中间结果，或者是因内部软件出错等诸多原因要暂停，中断系统就能让CPU转去执行其它程序。待程序A断点处的问题解决以后，CPU就可以返回到程序A继续执行。有了中断，使CPU通过接口连接多个I/O外部设备成为可能。多个I/O设备能通过中断系统的管理同时进行工作，接受CPU的分时处理服务。面对微机运行过程中随时可能出现的一些情况，如电源掉电、运算溢出等等，中断系统能够随时对它们进行故障处理，有效地提高了运行可靠性。 16、简述I/O接口电路的作用和功能？
答：I/O接口电路是实现计算机与外部设备进行信息交换的一门技术，在微机系统设计和应用过程中占有十分重要的地位。I/O接口电路介于主机与外设之间，把由微处理器和存储器组成的基本系统与外部设备有机的连接起来。是微处理器与外部设备信息交换的桥梁。
第 11 页 共 12 页
I/O接口电路的功能主要有以下方面：
（1）数据缓冲：实现高速CPU与慢速外设的速度匹配。
（2）信号转换：实现数字量与模拟量转换、串行与并行格式的转换和逻辑电平转换。 （3）中断控制：实现CPU与外部设备并行工作和故障自动处理等。 （4）定时计数：实现系统定时和外部事件计数及控制。 （5）DMA传送：实现存储器与I/O设备之间直接交换信息。
17、什么叫端口？I/O端口的编址方式有哪两种？它们各有什么特点？ CPU 与I/O接口电路之间传送的信息有哪些？各表示什么含义？
答：在I/O接口电路中能被CPU直接访问的寄存器或某些特定的器件称为端口。I/O端口的编
址方式有I/O端口与存储器统一编址方式和I/O端口与存储器单独编址方式等两种方式。 在统一编址方式中，将存储器地址空间的一部分作为I/O端口空间。即为每一个端
口分配一个存储器地址，CPU可以用访问存储器的方式来访问I/O端口，其优点是不用专门设置访问端口的指令，用于访问存储器的指令与操作外设的指令相同。不需要单独外外设设置一套指令。缺点是由于端口占用了存储器空间的部分地址，使得存储器的实际存储空间减少，另外，由于操作存储器与操作外设的指令相同，使得当操作外设时的速度变慢。
在单独编址方式中，I/O端口与存储器分开编址，因此，I/O端口不占用存储器的地址空间，操作存储器和外设必须用两套不同的指令系统，即应专门设置操作外设的指令， 18、简述DMAC的基本性能？
答：整个DMA过程都用硬件电路来实现，为此，DMAC必须具有如下功能：
（1） 在非DMA方式时，不干扰CPU的工作，与三组总线高阻态连接；
（2） 能够向CPU发出HOLD信号，该信号为要求进入DMA方式的申请信号；
（3） 能够接收CPU发出的HLDA信号，该信号为CPU同样进入DMA方式的响应信号； （4） 在接到HLDA信号后，能够接管对三组总线的控制，发出地址信息，对存储器寻
址，修改地址指针，便于成组传送，发出控制信息，实现读(I/O→存储器)、写(存储器→I/O)和决定传送的字节数；
（5） 判断DMA传送是否结束，若结束，则发出结束信号，使CPU恢复正常。 19、简述8086CPU内BIU单元的基本功能？
答：总线接口单元BIU的功能是对外电路提供三组总线，实现CPU与存储器、I/O端口之间地址信号、数据信号和控制/状态信号的传送。BIU 承担的具体任务是：根据CS和IP的值计算下一条将要执行指令的物理地址；经由总线控制电路发出的地址信息选中存储器某一单元或某一I/O端口，以及相应的读/写控制信号；经数据总线完成8/16位数据的读/写。在取指令阶段，把从存储单元取出的指令字节送指令队列寄存器。
20、简述8086CPU内EU单元的基本功能？
答：执行单元EU 的功能是解释并执行指令。EU由控制单元电路、算术逻辑单元、CPU内部通用寄存器组三部分组成。控制单元电路用作将指令队列取来的指令字节进行译码并形成各种定时控制号，它能对EU的各个逻辑电路实施特定的定时操作；算术逻辑单元用于实现算术逻辑运算、寻址时有效地址的计算；CPU内部通用寄存器组用于存放参加运算的操作数、运算结果及运算结果的标志，以及存放存储单元逻辑地址的偏移量。它包括10个16位寄存器AX、BX、CX、DX、SP、BP、SI、DI、IP、FLAGS。
第 12 页 共 12 页
因篇幅问题不能全部显示，请点此查看更多更全内容